15 Программируемые логические матрицы

Наряду со стандартными большими интегральными схемами (БИС) и сверхбольшими интегральными схемами (СБИС) существует ряд нестандартных цифровых устройств малого и среднего уровня интеграции (МИС, СИС), общее число которых значительно, так как они чаще подвергаются изменениям.

С целью снижения затрат проектирования, начали выпускать стандартные ИС с программируемой и репрограммируемой структурой.

Первыми представителями таких ИС были программируемые логические матрицы (ПЛМ, PLA – Programmable Logic Array, или Programmable Logic Devices PLD), и дальнейшее их развитие, программируемая матричная логика (ПМЛ, PAL - Programmable Array Logic) и базовые матричные кристаллы БМК, называемые также вентильными матрицами (ВМ, GA – Gate Array).

Основой ПЛМ служит последовательность программируемых матриц элементов И и ИЛИ. В структуру входят и буферные входные/выходные каскады, предназначенные для согласования нагрузок, управления (например, разрешение выхода с помощью сигнала ОЕ) и других более сложных действий. Базовая структура ПЛМ приведена на рисунке 15.1.

Основными параметрами ПЛМ являются число входных переменных m, число термов s, число выходов n. Входные переменные поступают через БВх на матрицу конъюкторов, где образуется до s термов. Число термов не может превышать число конъюкторов матрицы. Термы поступают на матрицу дизъюнкций, где и реализуются дизъюнктивные нормальные формы воспроизводимых логических функций. Таким образом, любую систему функций (меньше n) реализует схема двухуровневой логики. Комбинации термов и ДНФ определяются программированием ПЛМ с последующим прожиганием связей. ПЛМ выпускаются как на основе биполярной технологии, так и на МОП- транзисторах.

На рисунке 15.1 показана ПЛМ, воспроизводящая цифровое устройство, отвечающее поведению системы логических функций:

F1=Х1Х2 Х3 + Х2Х3;

F2=Х1Х2 Х3; F3= Х1Х2.

На рисунке 15.2 в упрощенном виде показана схемотехника биполярной ПЛМ серии К556РТ1 с программированием прожигания перемычек.

Элементами связи в матрице И служат диоды, соединяющие горизонтальные и вертикальные шины, как показано на рисунке 15.2а.

Совместно с резистором и источником питания цепи выработки термов образуют обычные диодные схемы И. До прожигания все перемычки целы, и диоды связи размещены во всех узлах координатной сетки. В этом случае, на всех выходах будет ноль, т. к. ХХ = 0.

При программировании в схеме остаются только необходимые перемычки, а ненужные устраняются прожиганием связей. Высокий уровень выходного напряжения (логическая единица) появится только при наличии высоких напряжений на всех выходах; низкое напряжение будет, если хотя бы на одном входе будет низкое напряжение, т. к. открывается диод этого входа. Так выполняется операция И.

Элементами связи в матрице ИЛИ служат транзисторы (рисунок15.2б), параллельно включенные по схеме эмиттерного повторителя относительно входов (термов) и образующие схему ИЛИ относительно выхода Fi.

В схемах на МОП- транзисторах в качестве базовых логических ячеек используются элементы Пирса (ИЛИ-НЕ) или элементы Шеффера (И-НЕ) в обеих матрицах одинаковые, например, ИЛИ-НЕ.

Очень часто при проектировании логическая мощность ПЛМ используется не полно. Это особенно проявляется при синтезе переключательных функций, где нет пересечений по одинаковым термам. В этих случаях, возможность использования различных комбинаций И по различным ИЛИ становится излишней. Отказ от этого исключает программирование матрицы ИЛИ и приводит к структуре программируемой матричной логики (ПМЛ, PAL,GAL). В ПМЛ выходы первой матрицы И жестко распределены между элементами ИЛИ второй, теперь уже не программируемой, матрицы. Поэтому ПМЛ имеют меньшую функциональную гибкость, но их изготовление проще.

Включение в состав ПЛМ, помимо комбинационной части, регистров на кристаллах D –триггеров позволило проектировать микропрограммные автоматы.