11.2 Сумматоры

Сумматор осуществляет арифметическое суммирование n-разрядных кодов X=(x(n-1),..,x0) и Y=(y(n-1),..,y0). Напомним правила сложения двух одноразрядных двоичных чисел:

0 + 0 = 0

0 + 1 = 1 + 0 = 1

1 + 1 = 10 (здесь производят перенос 1 в старший разряд).

Операция + называется сумма. Устройство, реализующее эти правила называется одноразрядным полусумматором и имеет два входа и два выхода. Сложение трех одноразрядных чисел производится следующим образом:

0 + 0 + 0 = 0

0+ 0 + 1 = 1

0 + 1 + 1 = 0 и перенос 1 в старший разряд

1 + 1 + 1 = 1 и перенос 1 в старший разряд.

Устройство, реализующее эти правила называется полным одноразрядным сумматором (ПОС) и имеет три входа и два выхода. Таблица истинности ПОС приведена на рисунке11.4, вверху.

Рисунок 11.4-Таблица истинности ПОС

x_i,y_i - одноименные двоичные разряды чисел X и Y, c_i - перенос из предыдущего разряда, s_i - частичная сумма по модулю два и c_(i+1) - перенос в следующий разряд. Значения c_(i+1) совпадают со значениями функции мажоритарности, поэтому воспользуемся готовым решением:

c_(i+1) = x_iy_i + x_ic_i + y_ic_i. (11.2)

Таблица Карно для s_i приведена на рисунке 11.4 внизу. Из таблицы находим:

s_i=x_iy_ic_i+x_iy_ic_i+x_iy_ic_i+x_iy_ic_i=y_i(x_ic_i+x_ic_i)+y_i(x_ic_i+x_ic_i)=

=y_i(x_i(+)c_i)+y_i(x_ic_i+x_ic_i).

Выражение в последней скобке необходимо преобразовать, используя соотношение двойственности. После преобразования, получим выражение

s_i=y_i(x_i(+)c_i)+y_i(x_i(+)c_i)==y_i(+)(x_i(+)c_i)=y_i(+)x_i(+)c_i. (11.3)

Схема полного одноразрядного сумматора, соответствующая уравнениям (11.2) и (11.3) и ее условное обозначение приведено на рисунке 11.5.

Рисунок 11.5-Схема полного одноразрядного сумматора

Сумматор с последовательным переносом для сложения n- разрядных двоичных чисел показан на схеме рисунка 11.6. К его недостатку относится большое время задержки.

Рисунок 11.6-Сумматор с последовательным переносом

В ЭВМ сумматор является центральным узлом арифметико-логического устройства (АЛУ) и от его быстродействия зависит производительность компьютера. Поэтому применяются сумматоры с параллельной схемой переноса.

11.3 Временные логические функции

Основная особенность схем с памятью состоит в том, что их работа зависит от времени, т. к. процесс выполняется последовательно по тактам.

Следовательно, в число переменных, от которых зависит выходная функция схемы с памятью, должно входить время t. Но время t не является двоичной переменной. Поэтому, вводится понятие автоматного времени, принимающего дискретные целочисленные значения 0, 1, 2, ... и т.д.

Это значит, что работа схемы распадается на ряд интервалов, в течение которых автоматное время условно принимает постоянное значение.

Определение. Временная логическая функция (ВЛФ) - функция y=f(x₁, x₂,..., x_n; t), принимающая значение {0, 1} при 0< t <S-1. Где S -количество интервалов дискретного автоматного времени.

Любая временная булева функция может быть представлена в виде:

(11.7)

где _i-вспомогательная функция, принимающая значения _i={0,1} в моменты времени t.

Форма представления ВЛФ (11.7) позволяет применить к функциям все методы упрощения и минимизации, рассмотренные ранее.

Например. Преобразовать функцию таблицы 11.2 в вид формулы 11.7.

Таблица11.2-Значение ВЛФ

Функцию y=f(x₁, x₂, t), представим совокупностью трех логических функций

На основании 11.7 запишем окончательный вид временной логической функции:

Подчеркнем, что разложение 11.7 справедливо только к периодическим временным функциям.

Переход к схеме по следующему алгоритму:

-в момент t₁=0, на выходе 1 сигнал ₀=1, а ₁= ₂= 0;

-в момент t₂=1, на выходе 2 сигнал ₁=1, а ₀= ₂= 0;

-в момент t₃=2, на выходе 3 сигнал ₂=1, а ₁= ₀= 0.

Для каждой функции f_i строим схему, не зависящую от t. Затем соединяем их.