2.3. Алгоритм функционирования эвм

Порядок функционирования устройств разрабатываемой ЭВМ представим в виде ГСА (граф-схема алгоритма). Центральное устройство управления (УУ процессора) реализуется в виде (МПА) микропрограммного автомата – firm ware. МПА вырабатывает последовательность управляющих сигналов, поступающих своевременно на устройства разрабатываемой ЭВМ с целью инициирования работы этих устройств.

Рис.3 Графическая схема обобщенного алгоритма (ГСА) функционирования ЭВМ

КОСВЕННАЯ АДРЕСАЦИЯ (3 такта) ВЫБОРКА ОПЕРАНДА (4 такта)

да

да

нет

да

СОХРАНЕНИЕ (4 такта) АРИФМЕТИЧЕСКИЕ ОПЕРАЦИИ (3 такта)

ВЫБОРКА КОМАНД (8 тактов)

IFETCH

Пуск автомата V INIFETCH

Нет

TIFETCH = = 1

Да

ОЖ Y0

АЛГОРИТМ ФУНКЦИОНИРОВАНИЯ АВТОМАТА V(7 тактов)

Выборка команды

Нет

TIFETCH = = 1

ОЖ Y0

Да

RA = IP V1

RDRAM V3

INIRAM V4

Да Нет

Ready RAM = = 1

RI = RD V2 ОЖ Y0

TIFETCH = 0 V5

6

Рис.4

2.4. Средства управления прерываниями

Систему прерываний характеризуют: общим числом входов от источников (числом запросов прерываний); числом уровней прерывания, системой приоритетов и организацией переходов к следующей программе.

Для организации прерываний от внешних устройств можно использовать типовой контроллер прерываний или упрощенную версию его реализации. Контроллер нужен, если планируется использование больше одного внешнего устройства. При одновременном поступлении запросов на прерывания от разных устройств, этот контроллер формирует последовательность, в которой будут обслуживаться эти устройства.

На рис.2 схематично изображен интерфейс ввода-вывода, обеспечивающий формирование требования (запрос) прерывания (сигнал INT), подаваемого на вход INTR УУ процессора. Алгоритм функционирования CPU при обработке запроса прерывания представлен на рис.5. Прерываемое состояние флага IF может устанавливаться пользователем с помощью команд STI, CLI.

Рис. 5

Каждая программа обработки прерывания завершается командой IRET, выполнение которой обеспечивает возврат к прерванной программе для продолжения ее выполнения.