9 Ао уПi квв ло бп бпв Ост Нет Да Нет Да Рис. 7. Обобщённый алгоритм функционирования
Обобщённая схема алгоритма функционирования процессора показана на рисунке 7.
В блоке МП ВК происходит выбор очередной команды и подготовка следующей. В соответствии с последовательностью управляющих сигналов {У}, вырабатываемых УУ центрального устройства управления, содержимое IPпередается на РА ОП и, после выполнения операции “Чтение”, содержимое РД, на котором находился очередная команда, передается на РК. Одновременно содержимоеIPувеличивается на единицу, чем обеспечивается подготовка следующей команды.
В блоке МП ОА происходит обработка адресное части команды. По этой команде в УУ центрального устройства управления производятся анализ поля признака адресации (AMD) РК и, в случае косвенной или относительной адресации, формируется исполнительный адрес в соответствии с пунктом 4.3.
После этого блока происходит проверка признака выполнения:
арифметической операции (АО),
логической операции (ЛО),
операции безусловного перехода (БП),
операции условного перехода (УП),
безусловного перехода с возвратом (БПВ) (вызов подпрограммы),
команд ввода – вывода (КВВ),
команды программного останова (Ост).
В последующих блоках происходит выполнение соответствующей микропрограммы.
В блок-схеме присутствует блок АвОст. Это аварийный останов. Он производится всегда, когда приходит неверный код операции.
В блоке Ост ПУ производится проверка поступления сигнала останова с пульта управления.
В блоке ПР производится проверка прихода сигнала прерывания. Если такой сигнал пришёл, то в блоке МП Пр происходит обработка прерывания.
10. Алгоритмы выполнения отдельных операций
10.1. Выборка команды
Н
Рис. 8
а
рис. 9 приведён фрагмент структуры
процессора, относящийся к выборке
команды, а на рис. 8 – соответствующая
ей микропрограмма.
И
Рис. 9
10.2. Обработка адресной части команды
Рис. 10
В
Рис. 11
Используется прямая адресация. В этом случае в команде уже находится исполнительный адрес.
Используется косвенная адресация. Для получения исполнительного адреса, считывается ячейка памяти, адрес которой указан в поле SRS2 команды.
Используется относительная адресация. База и индекс адреса находятся в соответствубщих полях команды. Сумматор СМ складывает эти значения, получая исполнительный адрес.
10.3. Арифметические и логические операции
В
Рис. 12
Рис. 13
регистре команд уже находится очередная
считанная команда. В регистр адреса
помещается адрес второго операнда.
После этого операнд считывается из
оперативной памяти. Первый операнд
находится в регистре общего назначения.
Специальным сигналом запускается АЛУ
и результат записывается в регистр,
указанный в команде.
10.4. Передача управления
10.4.1. Безусловный переход
В
Рис. 14
1
Y1
IP
Y1:
IP=Адрес
Ср
0.4.2.
Условный переход
А
РК
Рис. 15
1
0.4.3.
Ввод – вывод
В соответствии с техническим заданием необходимо реализовать изолированный ввод-вывод. При чтении данных из устройства, очередное слово записывается в регистр данных, а оттуда в регистр общего назначения, заданный в команде ввода-вывода. При записи – данные выдаются в устройства из регистра общего назначения.
11. Заключение
В данном курсовом проекте был разработан RISCпроцессор для встроенных применений, который может использоваться, например, в составе систем управления в реальном масштабе времени.
Процессор разработан в соответствии с техническим заданием (см. п. 1).