- •1. Автоматы и формальные языки. Классификация формальных языков и автоматов. Концепция порождения и распознавания. (та)
- •2. Технологические процессы изготовления печатных плат. (ктоп)
- •3. Прерывания в мпс. Типы прерываний. (мпс)
- •1. Регулярные языки и конечные автоматы. (та)
- •2. Индуктивные паразитные наводки в цепях эва. (ктоп)
- •3. Обмен информацией между микропроцессором и внешним устройством. (мпс)
- •1. Контекстно-свободные грамматики и магазинные автоматы. (та)
- •2. Эффективность электромагнитного экранирования. Расчёт электромагнитных экранов. (ктоп)
- •3. Система ввода-вывода. Параллельный порт. (мпс)
- •1. Произвольные автоматы и машина Тьюринга. (та)
- •2. Емкостные паразитные наводки в цепях эва. (ктоп)
- •3. Понятие «технология программирования». Характеристики качества программного обеспечения. Сложность по. Пути ограничения сложности. (тп)
- •1. Абстрактный синтез конечных автоматов. Минимизация и детерминация конечных автоматов. Автоматы Мили и Мура. (та)
- •2. Понятие надёжности электронного аппарата. Расчёт времени безотказной работы. (ктоп)
- •3. Модели жизненного цикла по. Методологии разработки сложных программных систем. Примеры «тяжелого» и «легкого» процесса. (тп)
- •1. Структурный автомат. Канонический метод структурного синтеза автоматов. Этапы синтеза. (та)
- •2. Конструкции корпусов эа и механизмы переноса тепла в них. (ктоп)
- •3. Универсальный язык моделирования uml, его назначение. Варианты использования. Диаграммы вариантов использования. Диаграммы классов. (тп)
- •1. Память структурного автомата. Элементы памяти. Триггеры. (та)
- •2. Роль стандартизации в технике конструирования. Применение ескд и естд. (ктоп)
- •3. Универсальный язык моделирования uml, его назначение. Диаграммы взаимодействия: последовательные и кооперативные. Применение этих диаграмм. (тп)
- •Кооперативные диаграммы
- •1. Экспертный метод весовых коэффициентов важности. (моделирование)
- •2. Понятие вычислительного процесса и ресурса, классификация ресурсов, основные виды ресурсов. (спо)
- •3. Универсальный язык моделирования uml, его назначение. Диаграммы деятельности. Диаграммы состояний. Применение этих диаграмм. (тп)
- •1. Планирование и обработка результатов расслоенного (ступенчатого) эксперимента. (моделирование)
- •2. Процессы, состояния процесса, операции над процессами, планирование и диспетчеризация процессов. (спо)
- •3. Тестирование и отладка по. Основные принципы тестирования. Стратегии тестирования программных модулей. Методы структурного тестирования. (тп)
- •1. Полный факторный эксперимент (пфэ). (моделирование)
- •2. Параллельная обработка процессов, проблемы критических участков, взаимоисключения. Синхронизация параллельных процессов на низком уровне. (спо)
- •3. Тестирование по. Основные принципы тестирования. Структурное и функциональное тестирование. Методы функционального тестирования. (тп)
- •1. Модифицированный метод случайного баланса (ммсб). (моделирование)
- •2. Параллельная обработка процессов, проблемы критических участков, взаимоисключения. Синхронизация параллельных процессов на высоком уровне. (спо)
- •3. Эволюция технологий программирования. Структурное программирование. Объектно-ориентированное программирование. (тп)
- •1. Метод наименьших квадратов с предварительной ортогонализацией факторов (мнко). (моделирование)
- •2. Тупики, типы ресурсов для изучения тупиковых ситуаций, необходимые условия возникновения тупиков, стратегии предотвращения тупиков (спо)
- •3. Стадии разработки новой сапр и программного обеспечения сапр. (сапр)
- •1. Планирование второго порядка. Типы планов, их особенности.
- •2. Стратегии управления памятью: стратегии вталкивания, стратегии размещения, стратегии выталкивания. (спо)
- •3. Основная функция сапр. Классификация объектов сапр. (сапр)
- •1. Задача оптимизации. Метод крутого восхождения (Бокса-Уилсона). (моделирование)
- •2. Файловая система, функции файловой системы, состав файловой системы, архитектура, примеры современных файловых систем. (спо)
- •3. Виды и назначение составляющих компонентов сапр. Аннотация. (сапр)
- •1. Оптимизация в условиях ограничений. (моделирование)
- •2. Иерархия памяти. Эволюция видов организации памяти. Особенности страничной, сегментной и сегментно-страничной организации памяти. (спо) Иерархия памяти
- •Эволюция видов организации памяти
- •Сегментация
- •Страничная организация памяти
- •Комбинированная сегментно-страничная организация памяти
- •3. Моделирование в сапр. Виды моделей. Применение.
- •1. Цифровые интегральные микросхемы. Серии интегральных микросхем. Параметры цифровых имс. (схемотехника)
- •2. Концепция файловых систем fat32 и ntfs: структура логического диска, возможности, преимущества. (спо)
- •3. Метод конечных элементов. Особенности р- и h-версий. Применение. (сапр)
- •1. Базовые логические элементы (блэ). Параметры и характеристики блэ. (схемотехника)
- •2. Стандартный интерфейс ieее-1284. (ипу)
- •3. Графические стандарты сапр. Уровни связи. Международные организации, устанавливающие стандарты. (сапр)
- •1. Основные типы (технологии) базовых логических элементов. Сравнительная характеристика серий ттл, ттлш, кмоп, эсл, иил (схемотехника)
- •2. Стандартный интерфейс rs-232c. (ипу)
- •3. Основные концепции графического программирования в сапр. Краткий обзор (сапр)
- •2. Шина расширения eisa. (ипу)
- •3. Виртуальная инженерия. Понятие. Компоненты. (сапр)
- •1. Комбинационные схемы: шинный формирователь, схема сравнения, сумматоры. (схемотехника)
- •1) Шинный формирователь
- •Сумматор Сумматор (англ. – adder) – цифровой узел, вычисляющий код арифметической суммы входных кодов. Сумматор с последовательным переносом
- •2. Организация стандартной шины pci. (ипу)
- •3. Типы данных сапр, поддерживаемых субд. Классификация. (сапр)
- •1. Триггеры. Принцип действия основных типов триггеров. (схемотехника)
- •2. Вид и организация устройств памяти. Интерфейсы устройств памяти. (ипу)
- •3. Базы данных сапр. Особенности хранения и применения. (сапр)
- •1. Счётчики. Основные типы счётчиков. (схемотехника)
- •2) Организация стандартной шины pci (ипу)
- •2. Интерфейсы графических адаптеров и мониторов. (ипу)
- •3. Общие принципы построения вычислительных сетей. Состав сети, квалификация вычислительных сетей. Топологии сетей. (сети)
- •1. Постоянное запоминающее устройство (пзу). Характеристика основных типов пзу. (схемотехника)
- •2. Параллельный интерфейс нжмд ата и его последовательная модернизация Serial ata. (ипу)
- •3. Модель osi. Уровни модели osi. Функции, выполняемые уровнями. (сети)
- •1. Оперативное запоминающее устройство (озу). Статическое и динамическое озу. (схемотехника)
- •2. Функциональное устройство звуковой карты, интерфейс midi, электромузыкальный цифровой синтезатор. (ипу)
- •Стандарт на аппаратуру и программное обеспечение
- •3. Система передачи данных в сети. Типы линий связи. Основные характеристики каналов связи. (сети)
- •1. Буферная память типа fifo ("очередь") и lifo ("магазин"). (схемотехника)
- •2. Структура центрального процессора. Основные блоки. (мпс)
- •3. Кодирование информации. Виды кодов. Самосинхронизирующиеся коды. (сети)
- •1. Базовый принцип конструирования и конструктивные модули. (ктоп)
- •2. Традиционная архитектура мпс по принципам фон Неймана. (мпс)
- •3. Способы доступа к сети. Метод доступа опроса/выбора. Маркерный метод доступа. (сети)
- •1. Показатели качества конструкции. (ктоп)
- •2. Система ввода-вывода. Последовательный порт. (мпс)
- •3. Технологии локальных сетей. Сравнить особенности технологий Ethernet, Fast Ethernet, Gigabit Ethernet, Token Ring, fddi. Оборудование локальных сетей. (сети)
- •1. Влияние внешних факторов на работу эа и методы борьбы с ними. (ктоп)
- •2. Типы памяти микропроцессора. Подключение памяти. (мпс)
- •3. Технологии глобальных сетей X.25, Frame Relay, атм. Формат блока данных. Основные процедуры, используемые протоколы. (сети)
1. Комбинационные схемы: шинный формирователь, схема сравнения, сумматоры. (схемотехника)
Комбинационными схемами называют логические схемы, у которых значения выходных сигналов полностью определяются входными в любой момент времени. Любую КС можно представить в виде схемы из базисных логических функций, например, в булевом базисе.
1) Шинный формирователь
Элементы с тремя состояниями выхода широко исполь-зуются в микропроцессорной технике для организации сов-местной работы нескольких устройств на общую магистраль. Такие ИМС имеют повышенную нагрузочную способность, т. е. больший выходной ток и называются шинными формирователями или шинными драйверами (BD – bus driver). В названии микросхем они обозначаются буквами АП, иногда – ИП.
Примером такой ИМС является 555АП5, содержащая два 4-разрядных шинных драйвера, один из которых показан на рис. 21. 555АП3 отличается тем, что имеет инверсные выходы.
Примером 8-разрядного ШФ является 555АП13, 555АП14 (рис. 22). Если хотя бы на одном из входов CS присутствует «1», то выходы находятся в третьем состоя-нии. 555АП12 и 555АП15 отличаются тем, что инвертируют входной сигнал. Ряд ана-логичных 4- и 8-разрядных ШФ приведен в [1]. Для серии 555 эти микросхемы име-ют выходные токи нуля и единицы соответственно 24 и 15 мА, что существенно больше стандартных выходных токов серии 555.
Практически во всех цифровых микросхемах выходы активны при наличии на входе CS или OE логического нуля и находятся в третьем состоянии при наличии на входе CS логической единицы, т. е. вход CS является инверсным.
Многие из шинных формирователей для повышения помехоустойчивости содержат внутри триггеры Шмитта, работа которых будет рассмотрена в следующих разделах.
Схема сравнения
Схема сравнения или цифровой (кодовый) компаратор – это схема, производящая сравнение двух двоичных кодов. В простейшем случае схема определяет факт равенства двух кодов. Пример такой схемы для 4-разрядных кодов А и В показан на рис. 27.
Из схемы видно, что только при равенстве всех соответствующих разрядов чисел А и В Y = 1, т. к. на всех выходах ЛЭ ИСКЛЮЧАЮЩЕЕ ИЛИ будут логические нули.
Cуществует несколько 6- и 8-разрядных компараторов, выпускаемых в виде ИМС. В качестве примера на рис. 28 изображена ИМС 559СК1. При равенстве входных 8-разрядных чисел выход F равен «1». Наличие выхода с ОК позволяет легко увеличивать разрядность, объединяя выходы нескольких микросхем.
Более универсальной является схема, определяющая не только факт равенства двоичных чисел, но и то, какое из них больше (меньше). Примером такой ИМС является 555СП1 (в сериях КМОП – 561ИП2). Условное изображение ее и таблица истинности приведены на рис. 29.
Наиболее распространенным является включение, при котором на вход «А=» подается «1». При этом, в зависимости от входных кодов, на одном из выходов появляется «1». Другие варианты включения (4 нижние строки в таблице истинности) позволяют реализовать функции АВ, АВ.
При необходимости сравнения кодов с большим числом разрядов, используют несколько микросхем. Пример схемы для сравнения 8-разряд-ных чисел показан на рис. 30