1 Ацп з подвійним інтегруванням

Аналого-цифрові перетворювачі з подвійним інтегруванням є різновидом пристроїв, що реалізують метод послідовного рахунку. Однак від зазначеним АЦП вони відрізняються підвищеною точністю та завадостійкістю. Пояснюється це тим, що будь-який сигнал (U_c), крім потрібної власної інформаційної складової (U_інф) містить складову завад (U_зав), які мають, як правило, періодичний характер з періодом Т_п. Це, наприклад, наводки від джерел живлення, власні шуми елементів і т.ін.:

. (1)

При безпосередньому перетворенні вибірка U_c відбувається у дискретні моменти часу і тому вихідний код пропорційний миттєвим значенням U_c ,а не U_інф.

Якщо в процесі перетворення сигнал U_c про інтегрувати, при цьому час інтегрування обрати кратний періодам складових завад Т_п, то результат буде пропорційний власній інформаційній складовій сигналу

. (2)

Цей підхід й реалізований в АЦП з подвійним інтегруванням. Ідея їх побудови заклечається в наступному.

Спочатку протягом деякого фіксованого часового інтервалу t₁ вхідний сигнал інтегрують аналоговим інтегратором. Припускаючи, що цьому інтервалі U_інф постійна, а в момент часу t=0 вихідна напруга інтегратора дорівнювалась нулю, для моменту t₁ можна записати

. (3)

Далі до виходу інтегратора підключають деяку еталонну напругу (U_REF), полярність якої протилежна полярності напруги (U_інф). Інтегрування U_REF ведуть до тих пір, доки вихідна напруга не зменшиться до нуля. Якщо U_REF постійна, то можна записати:

. (4)

Вирішуючи це рівняння відносно часового інтервалу , отримаємо

. (5)

З цього виразу виходить, що інтервал не залежить від власних параметрів інтегратора і визначається лише часом інтегрування вхідного сигналу та еталонною напругою.

Якщо протягом інтервалу порахувати лічильником число імпульсів деякої тактової частоти , то отриманий код буде пропорційний вхідній напрузі, при цьому в силу виразу (2) всі складові завад будуть компенсовані і вхідний код М буде пропорційний U_інф:

(6)

Якщо виконувати умову , то інтервал буде завжди більший за і його можна задати, порахувавши число імпульсів тієї ж частоти тим же лічильником

.

Підставивши значення в (6), отримаємо:

(7)

З виразу (7) виходить, що при такому способі реалізації вихідний код АЦП залежить лише від U_інф та U_REF і, як наслідок, довготривалі нестабільності як інтегратора (RC), так і задаючого генератора ( ) не впливають на точність перетворення. Саме цим і пояснюється висока точність і завадостійкість даного АЦП.

Приклад технічної реалізації АЦП з подвійним інтегруванням показана на рисунку 1, а на рисунку 2 наведені часові діаграми, що пояснюють його роботу.

Рисунок 1 – Структурна схема АЦП з подвійним інтегруванням

Рисунок 2 – Часові діаграми напруг в семі АЦП з подвійним інтегруванням

В початковому стані тригери DD2 і DD3 скинуті. Тому керуючі перемикачі S1 і S2 розімкнуті, а S3 сигналом елемента 2АБО-НІ DD6 замкнутий, що забезпечує підтримку вихідної напруги інтегратора DA1 на нульовому рівні.

Запуск схеми здійснюється подачею в момент часу імпульсу «Пуск» (U_пуск) на S-вході RS- тригера DD2. При цьому вихідний сигнал тригера DD2 замикає перемикач S1 і розмикає перемикач S3. Вхідна напруга подається на вхід інтегратора, виконаного на ОП DА1. Якщо , то вихідна напруга інтегратора починає зменшуватись. В момент часу напруга , і компаратор, виконаний на ОП DА2 формує на верхньому вході елемента 2І DD4 пасивний логічний рівень. В результаті цього на лічильний вхід лічильника DD5 починають надходити імпульси генератора тактових імпульсів (ГТІ). Цей стан схеми підтримується до моменту , в який лічильник DD5 на вході Р сформує сигнал переповнення. Цей сигнал скидає тригер DD2 і встановлює тригер DD3. В результаті перемикач S1 розмикається, а перемикач S2 замикається і на вхід інтегратора подається еталонна напруга .

В силу виразу (16.2) вихідна напруга інтегратора починає зменшуватись. При цьому лічильник DD5 збільшує свій вихідний код з нуля.

Процес інтегрування завершується в момент , коли вихідна напруга інтегратора досягає рівня . В цей момент компаратор DА2 встановить на верхньому вході елемента 2І DD4 активний логічний сигнал, що призведе до завершення рахунку, і скине тригер DD3, який вимкне перемикач S2 і включить перемикач S3.

В результаті на виході лічильника DD5 буде сформований код, пропорційний вхідній напрузі.

Слід зазначити, що в розглянутій схемі дрейф параметрів ОП, використаних для виконання інтегратора і компаратора, також не вносить похибок в отриманий результат, оскільки на інтервалі перетворення тимчасова зміна їх характеристик зникаючи мала. До того ж введення в компаратор DА2 джерела ніби зсуває початкову ділянку характеристики інтегратора, вплив власних похибок на якому максимальний. Все це дозволяє розробляти 10-12-розрядні АЦП без використання спеціальних високоточних та високо стабільних елементів.