12.1 Сигнальные процессоры фирмы Texas Instruments
В 1982 г. американской фирмой Texas Instruments был выпущен первый СП семейства TMS320C10, который благодаря ряду удачных технических решений получил широкое распространение [19].
В основу СП положена архитектура с раздельными памятью программ и памятью данных, но с возможностью обмена данными между этими памятями. Основные технические характеристики TMS320C10 следующие:
- шина данных – 16 разрядов;
- шина адреса - 12 разрядов;
- ПЗУ программ – 4К х 16;
- шина команд - 16 разрядов;
- ОЗУ данных - 256 х 16;
- АЛУ - 32-разрядное;
- RISC – архитектура c микрокомандным управлением;
- аппаратный умножитель;
- порты ввода-вывода – 8;
- тактовая частота – 6 МГц.
Высокое быстродействие СП обеспечивается микрокомандным управлением и выполнением операций за один такт. На рисунке 12.1.1 представлена структурная схема СП семейства TMS320C1* .
Рисунок 12.1.1 Структурная схема семейства СП TMS320C1*
Арифметические операции в СП реализованы аппаратно. Он имеет аппаратный умножитель, устройство сдвига на заданное число шагов, аппаратную поддержку автоинкремента-декремента адресных регистров.
С внешними устройствами СП взаимодействует через 8 16-разрядных портов ввода-вывода. Предусмотрена возможность обработки внешнего прерывания. СП этого семейства дополнительно могут иметь различные периферийные устройства – кодер-декодер данных, преобразователь логарифмической импульсно-кодовой модуляции (ИКМ) в линейную ИКМ и др.
Дальнейшее развитие СП TMS320C было направлено на увеличение разрядности ШД, внутреннего ПЗУ программ, ОЗУ данных, включение дополнительных устройств – таймеров, систем прерывания, специальных схем обработки данных.
Для семейства TMS320C2* была повышена производительность и расширены функциональные возможности:
- расширено адресное пространство до 64К слов;
- увеличено число портов ввода-вывода – до 16-ти;
- добавлены таймер и последовательный порт ввода-вывода данных;
- расширен стек до 8-ми уровней;
- добавлена возможность подключения внешнего ПЗУ до 64 К слов;
- увеличено ОЗУ до 544 слов;
- время командного цикла уменьшено до 100 нс;
- увеличено число уровней прерывания до 3-х;
- реализован режим прямого доступа к памяти (ПДП.
СП следующего поколения, обеспечивая совместимость по командам и наследуя общие архитектурные особенности построения, отличаются большими функциональными возможностями, повышенной тактовой частотой, меньшим энергопотреблением.
Для семейства TMS320C5* существенно расширены возможности использования памяти и введены следующие изменения:
- расширение адресного пространства до 244К слов (64К – ПЗУ, 64К – ОЗУ, 64К – порты ввода-вывода, 32К – глобальная память);
- увеличение внутреннего ПЗУ программ до 32К слов;
- включен арбитр памяти для управления обращения к глобальной памяти при работе в мультипроцессорном режиме;
- увеличено число последовательных портов до 2-х;
- введены средства для тестирования и отладки по стандарту JTAG.
Для семейства TMS320C6*, появившегося в 1997 г. характерны следующие особенности:
шина данных – 32 разряда;
внутреннее ПЗУ – 16К х 32;
внутреннее ОЗУ – 16К х 32;
32-разрядный интерфейс внешней памяти;
кэш-память;
аппаратные умножители – 2;
АЛУ - 6 .
В семействе СП TMS320C6* используется программный параллелизм, который заключается в упаковке инструкций, сокращающей размеры кода и времени выборки команд. 256-разрядная шина памяти программы позволяет выбирать за один такт восемь 32-разрядных команд в виде пакета. Все инструкции содержат условия их выполнения, что позволяет сократить расходы производительности процессора на выполнение переходов и увеличить степень параллелизма обработки.
В СП TMS320C6* используется расслоение памяти данных – на 4 банка по 16 разрядов для повышения скорости выборки за счет одновременного обращения к различным банкам памяти.
Дополнительно СП TMS320C6* могут содержать на кристалле интерфейс внешней памяти, контроллер ПДП, интерфейс хост-порта, средства энергосбережения, расширенные буферизированные последовательные порты, 32-разрядные таймеры.
Сигнальные процессоры семейства TMS320C8* явились дальнейшим развитием данного направления. В 1994 г. фирма Texas Instruments выпустила СП принципиально новой архитектуры – TMS320C80, который ориентирован на применения, связанные с высокопроизводительной цифровой обработкой сигналов в самых широких областях науки и техники [19].
СП семейства TMS320C80 имеют название MVP (Multimedia Video Processor), что связано с их применением в задачах обработки изображений, 3-мерной графике, в системах виртуальной реальности, в задачах обработки связной информации и др.
TMS320C80 объединяет в одной микросхеме 5 полнофункциональных процессоров, четыре из которых – улучшенные СП (ADSP – Advandced Digital Signal Processor), архитектура которых ориентирована на реализацию алгоритмов цифровой обработки сигналов. Каждый из ADSP позволяет выполнить за один командный такт несколько RISC-подобных операций. Пятый процессор – главный процессор (MP – Master Processor), представляет собой 32-разрядный RISC-процессор с высокопроизводительным вычислителем с плавающей запятой. В дополнение к процессорному ядру на кристалле размещены:
- контроллер обмена в режиме ПДП, поддерживающий интерфейс с динамическим и статическим ОЗУ (DRAM и SRAM);
- видеоконтроллер;
- система отладки и контроля по стандарту JTAG (IEEE 1149.1);
- 50 кбайт статического ОЗУ.
На рисунке 12.1.2 изображена структурная схема СП TMS320C80 .
Архитектура СП TMS320C80 относится к классу MIMD - множественный поток данных, множественный поток команд. Входящие в состав СП TMS320C80 процессоры могут программироваться независимо и выполнять как разные, так и общую задачу. Обмен данными между процессорами осуществляется через общее ОЗУ, доступ к которому обеспечивает матричный коммутатор.
Рисунок 12.1.2 Структурная схема СП TMS320C80
Суммарная производительность СП TMS320C80 на регистровых операциях достигает 2 млрд. команд в секунду. Благодаря высокой производительности СП TMS320C80 может заменить при реализации ряда приложений более 10 высокопроизводительных центральных процессоров общего назначения. Приведем основные технические характеристики СП TMS320C80 :
- тактовая частота – 50 МГц;
- производительность – 2 млрд. операций в секунду;
- шина данных – 32 разряда;
- ADSP-процессоры – 4;
- главный RISC-процессор - 1;
- внутреннее ОЗУ – 50 кбайт;
- режим ПДП;
- видеоконтроллер;
- адресное пространство – 4 Гбайта;
- внешние прерывания – 4;
- технология – КМОП 0,5 мкм;
- напряжение питания - +3,3 В;
- корпус – PGA с 305-ю контактами.
Система команд СП TMS320C80 ориентирована на программирование на языке высокого уровня - С. Устройство для выполнения операций с плавающей запятой конвейеризировано, что позволяет выполнять несколько операций за один такт, совмещая операции умножения, сложения с накоплением, загрузки и сохранения результата вычисления. Формат представления числа с плавающей запятой соответствует стандарту IEEE-754.
Возможные области применения СП TMS320C80 гораздо шире тех, что обозначены его названием. Наряду с использованием в мультимедийных станциях, системах видео-конференцсвязи, системах обработки 3-мерной графики, моделирования виртуальной реальности и т.д. рекомендуется применение СП TMS320C80 в высокоскоростных телекоммуникационных системах и высокопроизводительных мультипроцессорных системах.