6.3 Типовые структуры контроллеров

Зависят от системного интерфейса компьютера (мультиплексируемая шина адреса и данных или изолированная шина адреса и данных).

Основное назначение блоков типичного контроллера рассмотрим на примере программируемого обмена изолированной ША и ШД в программируемом режиме.

Основу контроллера составляют регистры, которые служат для временного хранения передаваемой информации. Каждый регистр имеет свій адрес в адресном пространстве ввода-вывода. Применительно к ПК такие регистры называют портами ввода-вывода. Регистры входных и выходных данных работают только в режиме чтения или записи. Регистр состояния работает в режиме чтения и содержит информацию о текущем состоянии ВУ. Регистр управления работает в режиме записи и служит для приема команд из ПК. В относительно простых контроллерах совмещают регистр состояния и управления. Это сокращает количество адресов портов ввода-вывода. Логика управления выполняет функцию «селекция адреса» соответствующих регистров, обработку и формирование управляющих сигналов для обеспечения обмена регистров с системным интерфейсом. Приемопередатчики ША и ШД служат для физического подключения электр схем контроллера с соответствующими шинами.

Приемо-передатчик ШД

Регистры контроллера: входной выходной состояния управления

ШД входные данные ВУ

Логика управления

Ввод выходные данные шина связи с ВУ

В ывод Управление обменом

Г отовность ВУ с регистрами

контроллера ВУ

Приемник ША

ША

8 Лекция (5.10.2011)

Последовательная передача данных

Для реализации последовательного обмена информацией контроллер должени обеспечить выполнение двух дополнительных функций:

1. Преобразование формата передаваемой информации, а именно при выводе информации из ПК на средство диагностирования (СД). Параллельный формат преобразовать в последовательный, при вводе из СД в ПК обратное преобразование последовательный в параллельный.

2. Реализация требуемого способа обмена: синхронный или асинхронный.

8.1 Синхронные последовательные интерфейсы

Для реализации синхронной передачи межу ПК и СД и наоборот вводят отдельную линию, по которой передают синхроимпульсы. Передача осуществляется непрерывно (бит за битом), при этом на контроллер возлагается дополнительная функция подсчета кол-ва переданных импульсов. Аналогичную функцию должен реализовывать и контроллер СД.

8.2 Контроллер последовательной синхронной передачи, схема, алгоритм, подпрограмма.

Блок-схема контроллера в отличие от параллельного способа обмена кроме регистра А1 и А2 содержит сдвиговый регистр, генератор тактовых импульсов и 3х разрядный счетчик.

Назначение блоков:

Регистр данных А1 – 8разрядный, адресуемый. Служит для буферизации данных до загрузки в сдвиговый регистр.

Запись в А1 осуществляется следующим образом. Процессор опрашивает старший разряд в цикле (флаг готовности – наличие 1 в регистре А2) – готовность контроллер принять очередной байт. Для этого содержимое регистра А2 передается по старшему разряду линии ШД в логику управления. Логика управления формирует сигнал готовность СД.

Подпрограмма (под вопросом)

M1 TST, @#A2

BPL M1

MOV R1, @#A1

Преобразование из параллельного формата в последовательный производится в сдвиговом регистре. Управляет сдвиговым регистром - ГТИ. Выход ГТИ в сдвиговый регистр, а дальше в СД. Кроме того ГТИ поступает в счетчик. Из регистра поступает младший разряд передаваемого байта.

Процесс передачи битов продолжается и одновременно каждый бит сопровождается синхроимпульсом, который использует СД для выделения байт. Кол-во переданных бит в линию подсчитывается счетчиком. Как только будет передано 8 бит, счетчик срабатывает, переводит А2 в 1 и сигналом на входе «загрузка» переписывает А1 в сдвиговый регистр, очередной тактовый импульс сбрасывает счетчик, формирует синхроимпульс, загружает 0.

Особенности работы:

Последовательная синхронная передача отдельных битов в линию связи осуществляется без какого-либо перерыва, поэтому следующий байт данных А1 должен быть загружен за время, не превышающее время передачи 8 бит.

При записи байта данных в А1, А2 обнуляется – сброс. Это указывает на то, что в линию связи передается байт данных из сдвигового регистра, а следующий байт уже записан в А1. После этого процессор переходит в режим проверки флага готовности.