Организация микропроцессорного блока на базе микропроцессора к1810 вм86/88 (Intel 8086/88 ) Основные методы повышения производительности микропроцессоров:

Использование более быстродействующей элементной базы;

Увеличение разрядности внешней и внутренней магистрали;

Введение многоуровневой конвейерной обработки;

Увеличение объема регистровой памяти и введение резидентной сверхоперативной памяти ( сash - памяти)

Использование внутри кристалла нескольких операционных узлов для организации параллельных вычислений;

Применение гарвардского принципа.

Часть этих способов реализована в микропроцессоре 80/86

Основные характеристики микропроцессоров:

Разрядность шины данных -16

Разрядность шины адреса - 20

Длина команды от 1 до 6 байт

Использование всех основных способов адресации и их модификаций ( до 24)

Система команд: одно - двух адресные, безадресные

Число программно доступных регистров - 14

Число адресных устройств ввода-вывода до 64

Число уровней прерываний до 256

Тактовая частота - 5 Мгц

Питание 5 В.

Рис. 2.1. Структура микропроцессора К1810 ВМ86:

БАД - буфер адреса /данных;БАС- буфер адреса/ сигналов состояиния;

СА- сумматор адреса;

РгО- регистр обмена;Рг ОК- регистр очереди команд;

БМУ- блок микропрограммного управления;

РгССП- регистр слова состояния микропроцессора;

ВУС- внутренние управляющие сигналы;

CS- сегментный регистр кодов ( команд);DS- сегментный регистр данных;

BS- сегментный регистр стека;

ES- сегментный регистр дополнительных данных;

IP- регистр адреса команд/ счетчик адреса команд;

L - обозначение младшего байта,H-старшего;

AX( AL, AH)- аккумулятор;

BX(BL,BH), CX(CL, CH), DX ( DL, DH)- регистры общего назначения;

S P- указатель стека;BP- указатель базы ( базового регистра);

SI - индексный регистр источника ;DI- индексный регистр приемника;

AD-15 -AD0- мультиплексируемая двунаправленная шина адреса/данных;

A19/ST6-A16/ST3- мультиплексируемая выходная шина адреса/состояния.

Сигналы минимального режима:

ВНЕ- разрешение обращения к старшему байту;

ALE - строб записи адреса;INTA- подтверждение запроса прерывания;

RD,WR- сигналы чтения , записи;

M/IO- признак обращения к ЗУ (M/IO=1) или внешним устройствам (M/IO=0);

DT/R- признак передачи/приема данных, определяет направления передачи по шине AD; DT/R=1 - запись данных из микропроцессора в ОЗУ или УВВ, DT/R=0 - чтение данных ;

DEN- разрешение передачи данных;

TEST- входной сигнал, обеспечивающий программную синхронизацию МП с внешними устройствами, используется вместе с командой ожидания WAIT;

READY- входной сигнал готовности, средство аппаратной синхронизации МП с внешними устройствами;

CLC- вход тактовой частоты;

INTR- вход маскируемого запроса прерывания;

NMI - вход немаскируемого запроса прерывания;

HOLD- вход запроса прямого доступа к памяти (ПДП) ;

HLDA- выходной сигнал подтверждения ПДП;

RES- входной сигнал сброса;

MN/MX- входной сигнал задающий минимальный (MN/MX=1) или максимальный (MN/MX=0) режимы работы МП.

Сигналы максимального режима:

GS0-GS1- сигналы состояния очереди команд;

ST0-ST1- сигналы состояния, характеризующие тип выполняемого цикла ;

LOCK- сигнал блокировки (занятости) шин, информирует другие процессоры, что они не должны обращатся к шинам;

GT0/RQ, GT1/RQ- двунаправленные шины запроса/подтверждения, используются для организации обмена между процессорами в многопроцессорной системе.

В функциональном отношении микропроцессор можно разделить на два блока:

Устройство связи с магистралью;

Устройство обработки (УО).

Они работают асинхронно.

УО не имеет прямого выхода на магистраль, а обмен данными реализуется через регистр обмена расположенного в блоке устройства связи с магистралью. В состав устройства связи с магистралью входят: регистр очереди команд, который представляет собой сверхбыстродействующую ОЗУ, позволяющую размещать 6 байт. Регистр очереди заполняется по мере освобождения. С его помощью организуется опережающая выборка команд. Однако он эффективен только на линейных участках.

Устройство связи с магистралью состоит из блока системных регистров и регистра команд (РК). В РК хранится адрес следующей команды выбираемой из памяти.

В состав устройства связи с магистралью входит операционный узел сумматора адреса, который позволяет суммировать адрес или данные не привлекая ресурсы операционного блока, не смотря на то, что регистр шестнадцатиразрядный на выходе сумматора формирует шестнадцатиразрядный адрес. Механизм формирования адреса на рисунке 2.2.

Рис. 2.2. Структура формирования исполнительного адреса.

Особенностью организации устройства обработки является наличие двух групп регистров. Шестнадцатиразрядных регистров особого назначения - А, В, С, Д. К которым допускается побайтное и пословное обращение. И группы специфицированных регистров - SP, BP, SI, DI. К ним возможно обращение только пословно.

Взаимосвязь микропроцессоров ВМ86, К580 отражена на рисунке 2.3.

K580	A	B	C	D	E	H	L	SP	PC	F
K1810	AL	CH	CL	DH	DL	BH	BL	SP	IP	FL

Рис. 2. 3. Сответствие регистров К580 и К1810.

Слово - состояние микропроцессора состоит из двух байт: младший байт аналогичен К580; старший байт содержит дополнительные разряды, включая бит переполнения, маску прерываний, бит управления направлением обработки строк - символов, строк - данных и флаг TF, используемый при отладке программ и вызывающий прерывание после выполнения команды.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	X	X	X	OF	DF	IF	TF	S	Z	0	AC	0	P	1	C

не используется ССП К580 (FL)

Рис. 2.4. Формат слова состояния микропроцессора:

OF - флаг арифметического переполнения;

DF - флаг,задающий направление обработки цепочки данных; DF=0 - от меньших адресов, DF=1 - от больших адресов;

IF - маска прерываний; TF - флаг трассировки (слежения), при TF=1 МП переходит в пошаговый режим работы, при котором после выполнения каждой команды формируется сигнал внутренниго прерывания.