4.3.2.2 Приём в режиме 1

Прием начинается при обнаружении перехода сигнала на входе RxDиз "1" в "0". Для отслеживания такого перехода вход RxD аппаратно опрашивается с частотой F’_OVT/C1(рисунок 17).

Когда переход сигнала на входе RxD из "1" в "0" обнаружен, немедленно сбрасывается счетчик-делитель на 16 в цепи сигналаf_{синхр.ПРМ}(рисунок 19), в результате чего происходит совмещение моментов переполнения этого счетчика-делителя (импульсыf_{синхр.ПРМ}на рисунке 19) с границами смены битов принимаемой посылки на входе RxD.

Рисунок 18 - Прием в режиме 1

Шестнадцать состояний счетчика-делителя делят время, в течение которого каждый бит принимаемой посылки присутствует на входе RxD, на 16 фаз, с 1-й по 16-ю для каждого бита. В фазах 7, 8 и 9 специальное устройство ОМЭВМ, бит-детектор, считывает с входа RxD 3 значения принимаемого бита, по мажоритарному принципу "2 из 3-х" выбирает из них одно и подает его на вход регистра сдвига приемника. Блок управления приемом при этом формирует внутренний импульс ОМЭВМ СДВИГ, в результате чего содержимое регистра сдвига приемника сдвигается на один разряд и принятый бит заносится в регистр сдвига приемника. Всего формируется 10 импульсов СДВИГ, а регистр сдвига приемника в режиме 1 является 9-разрядным. Поэтому после 10-го импульса СДВИГ в регистре сдвига приемника находятся биты данных D0—D7 и стоп-бит. После 10-го импульса СДВИГ блок управления приемом загружает данные из регистра сдвига приемника вSBUF, загружает стоп-бит из регистра сдвига приемника в разрядRB8 регистраSCONи устанавливает флаг прерывания приемникаRI. Сигнал загрузкиSBUF,RB8 и установки RI вырабатывается блоком управления приемом только в том случае, если в момент генерации последнего импульса СДВИГ выполняются следующие условия:

1. RI= 0 и

2. Либо SM2 = 0, либо принятый стоп-бит равен "1".

Если хотя бы одно из этих условий не выполняется, принятая посылка безвозвратно теряется, а флаг RI не устанавливается. Если оба приведенных условия выполнены, стоп-бит поступает в RB8, восемь бит данных поступают в SBUF и устанавливается флаг RI. В это же время, независимо от выполнения приведенных выше условий, последовательный порт вновь начинает отслеживание перехода сигнала из "1" в "0" на входе RxD и приём нового байта. До окончания этого процесса предыдущий байт должен быть прочитан из буфера ПРМ, иначе будет наложения нового принятого байта на старый.

Если мажоритарный отбор при приеме первого бита посылки (старт-бит) показывает ненулевое значение бита, все устройства блока приема сбрасываются, и начинается отслеживание

следующего перехода сигнала из "1" в "0" на входе RxD. Таким образом, обеспечивается защита от ошибочных старт-битов.

4.3.3 Работа последовательного порта в режимах 2 и 3

Режимы 2 и 3— это режимы 9-разрядного УАПП с постоянной (режим 2) и переменной (режим 3) скоростью обмена. В этих режимах 11 бит передаются / принимаются соответственно через выводыTxD/RxDв следующей последовательности: старт-бит, 9 бит данных, стоп-бит. 9-ый бит данных при передаче определяется содержимым разряда ТВ8 регистраSCON. При приеме 9-й бит данных заносится в битRB8 регистраSCON.

Скорость (частота) приема / передачи в режиме 2 (рисунок 20) программно настраивается на одну из двух возможных величин: f_BQ/32 и f_BQ/64, гдеf_BQ – частота синхронизации ОМЭВМ.

Рисунок 19 - Схема формирования синхрочастот передачи и приема внутри МК51 для

последовательного порта, работающего в режиме 2

В режиме 3 скорость (частота) приема / передачи определяется частотой переполнений Таймера / Счетчика 1 F_OVT/CNT1(рисунок 17).

Различие в скорости (частоте) приема / передачи является единственным отличием между режимом 2 и режимом 3. Во всем остальном эти два режима полностью идентичны.

Временные диаграммы, иллюстрирующие работу последовательного порта в режимах 2 и 3, приведены в [1, 2].

Работа УАПП в режимах 2 и 3 очень похожа на режим 1. Но при этом имеется ряд отличий:

1. В формате обмениваемых данных. После восьми информационных перед стоп-битом присутствует программируемый 9-й бит. При передачезначение 9-го бита определяется значением разрядаTB8 регистраSCON.При приёме9-й бит фиксируется в разрядеRB8 регистраSCON.

2. Если бит SM2 регистра SCON установлен в единицу, то сообщение, в котором 9-й бит равен нулю, бракуется (теряется). Т.е. флаг RIне устанавливается, и прерывание основной программы при приёме не происходит.

3. На временных диаграммах работы передатчика в режимах 2 и 3 по сравнению с режимом 1 добавится ещё один бит (TB8) и цикл передачи удлиняется на один такт (период частоты синхронизации передатчика).

4. На временных диаграммах работы приёмника в режимах 2, 3 добавится ещё один принимаемый бит (RB8) перед стоп-битом. Кроме того, детектирование стоп-бита не происходит, и флагRIустанавливается после 10-го сдвига, т.е. после фиксацииRB8.