Скачиваний:
74
Добавлен:
21.02.2014
Размер:
4.45 Mб
Скачать

4.2 Использование параллельных портов ввода-вывода

Как отмечено в 3.8 порты Р0…Р3 могут использоваться:

  1. Как 8-разрядные параллельные порты ввода/вывода информации;

  2. Как 32 одноразрядные линии ввода/вывода;

  3. При работе с внешней памятью программ и данных;

  4. В режиме альтернативных функций (8 линий порта Р3);

  5. При программировании и проверке РПП.

По сигналу ”RESET” в регистры-защёлки всех портов автоматически записываются единицы, настраивающие все 32 линии портов на ввод информации, а восемь линий порта Р3, кроме этого, - на режим “альтернативных” функций.

4.2.1 Особенности работы порта р0

На рисунке 11 приведена упрощённая структурная схема i-го разряда порта Р0, отражающая его работу в двух основных режимах:

  1. Работа с внешней памятью программ или данных;

  2. Работа в качестве порта ввода/вывода.

Рисунок 11 – Упрощенная структурная схема порта Р0 (i-го вывода)

В зависимости от выполняемых в настоящее время команд (работа с портами или с ВП) внутренний сигнал «управление» принимает значение: 0 - Р0 используется как порт ввода/вывода; 1 - порт используется для работы с ВП.

4.2.1.1 Особенности работы р0 с вп (впп или впд)

Сигнал «управление» равен 1. Мультиплексор МХ находится в верхнем положении. На вход инвертора и один из входов конъюнктора поступает значение i-го разряда младшего байта адреса ВП - 1/0. После инвертора оно принимает значение 0/1. Т.к. на другом входе конъюнктора присутствует логическая 1, то выходной сигнал конъюнктора повторяет значение i-го разряда адреса - 1/0. Таким образом, на затворах транзисторов VT1 и VT2 присутствуют две противоположные комбинации логических сигналов:

1/0 на затворе VT1

при значении i-го бита адреса 1/0.

0/1 на затворе VT2

В схеме использованы МОП-полевые транзисторы с каналом типа n. Если на затворе такого VT логическая 1, то транзистор – открыт, а если логический 0, то – закрыт. Следовательно, если в i-м бите адреса выдается логическая 1, то VT1 – открыт, а VT2 – закрыт, и с i-го вывода порта 0 снимается также 1. Если же в i-м бите адреса присутствует логический 0, то VT1 – закрыт, а VT2 – открыт.

С выхода при этом снимается логический 0. Сказанное можно представить следующей таблицей 18.

Таблица 18

Значение i-го бита МБ адреса ВП (выводимых данных)

Сигналы на затворах транзисторов

Состояние транзисторов

Значение выходного сигнала

VT1

VT2

VT1

VT2

0

0

1

закрыт

открыт

0

1

1

0

открыт

закрыт

1

Выводы порта Р0 при работе с ВП используются в режиме мультиплексирования: сначала выдаётся МБ адреса ВП, а затем через выводы выдаются или принимаются данные. Выдаются при работе с ВПД, а принимаются при работе с ВПП или ВПД. Следует обратить внимание на то, что при чтении ВПП или ВПД на нижний транзистор VT2 аппаратно автоматически подаётся логический 0, VT закрывается и не шунтирует i-й вывод Р0, через который происходит чтение памяти. Отметим также, что при выполнении команд работы с внешней памятью в триггеры-защёлки порта Р0 автоматически записываются логические 1.

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.

Соседние файлы в папке КУРСАЧ