Скачиваний:
86
Добавлен:
21.02.2014
Размер:
10.67 Mб
Скачать

4.3 Контроллер прямого доступа к памяти кр580вт57

БИС программируемого КПДП КР580ВТ57 предназначена для организации высоко­скоростного обмена данными между па­мятью системы и периферийными устройствами путем генерации массива последовательных адресов памяти по требованию периферийного устройства.

МС КР580ВТ57 - четырехканальный программируемый КПДП, осуществляет двунаправленный обмен данными между памятью и периферийными устройствами путем формирования в адресном канале микропроцессорной системы параметров заданного массива адресов ячеек памяти и управляющих сигналов. Массив адресов, по которым происходит обмен данными между периферией и памятью, характеризуется начальным адресом, то есть первым адресом начала обмена и числом циклов обращений к памяти. После предоставления системной шины со стороны процессора МС может осуществить обмен массивом данных между памятью и периферийными устройствами без дальнейшего вмешательства процессора.

Каждый из четырех каналов МС КР580ВТ57 обеспечивает адресацию (путем инкрементирования выработанного адреса) внешней памяти массивы объемом до 16К байт с возможностью задания любого до 64К начальных адресов.

Основные электрические параметры МС КР580ВТ57 при температуре окружающей среды + 25 + 10°С.

Выходное напряжение логического нуля UOL, В < 0,45.

Выходное напряжение логической единицы UOH, В > 2,4.

Ток потребления IСС, мА < 100.

Ток утечки на входах IIL, мкА < 1,5.

Ток утечки на управляемых выводах IОL, мкА -1,5,...,1,5.

Упрощенная структурная схема КПДП приведена на рисунке 17.

В состав БИС входят: двунаправленный двустабильный буфер данных (ВD), предназна­ченный для обмена информацией между МП и КПДП; схема управления чте­нием/записью (RWCU), адресующая вну­тренние регистры КПДП и управляющая обменом по шине D(7-0); блок управле­ния (СU), содержащий регистры режима и состояния КПДП и обеспечивающий последовательность операций, необходи­мую для организации режима прямого доступа к памяти; блок управления при­оритетами (РСU), обеспечивающий определенный порядок обслуживания запро­сов внешних устройств; четыре канала прямого доступа (СН0 - СН3), каждый из которых содержит регистр адреса ячейки памяти, с которой производится обмен, и счетчик циклов обмена, два старших разряда которого отведены для задания операций обмена.

Рисунок 17 - Структурная схема контроллера прямого доступа к памяти КР580ВТ57

Назначение входных, выходных и управляющих сигналов КПДП (рисунок 18) приве­дено при описании выводов МС в таблице 5.

Рисунок 18 - Цоколевка КР580ВТ57

Таблица 5 - Описание выводов контроллера прямого доступа к памяти КР580ВТ57

Номера

контактов

Обозначение

Назначение

Тип сигнала

Состояние

1

2

3

4

21; 22; 23; 26;

27; 28; 29; 30

D(7-0)

Входы/выходы данных для обмена с МП

вх/вых

0, 1, z

12

CLK

Вход тактовых импульсов

вх

13

RESET

Вход установки 0

вх

35; 34; 33; 32

A(3-0)

Двунаправленные тристабильные адресные выводы

вых

0, 1, z

1

RD10

Чтение ввода/вывода - двунаправленный тристабильный вход/выход; входной сигнал L-уровня разрешает чтение информации из КПДП в МП; выходной сигнал L-уровня разрешает чтение из ВУ

вх/вых

0

2

WR10

Запись ввода/вывода - двунаправленный тристабильный вход/выход; входной сигнал L-уровня разрешает программирование КПДП: выходной сигнал L-уровня разрешает запись в ВУ

вх/вых

0

6

RDY

Готовность - входной сигнал Н-уровня указывает на готовность к обмену

вх

1

10

HRQ

Запрос захвата - выходной сигнал Н-уровня указывает на запрос о доступе КПДП к системным шинам

вых

1

Продолжение таблицы 5

1

2

3

4

5

11

CS

Выбор микросхемы

0

40; 39; 38; 37

A(7-4)

Тристабильные адресные выходы

вых

0, 1, z

7

HLDA

Подтверждение захвата - входной сигнал Н-уровня указывает на возможность доступа к системным шинам

вх

1

3

RD

Чтение из памяти - тристабильный выход; выходной сигнал L-уровня разрешает чтение из ячейки памяти, адресуемой КПДП

вых

0

4

WR

Запись в память - тристабильный выход; выходной сигнал L-уровня разрешает запись в ячейку, адресуемую КПДП

вых

0

9

AE

Разрешение адреса - сигнал Н-уровня используется для блокировки некоторых шин адреса и данных

вх

1

8

STBA

Строб адреса - сигнал Н-уровня указывает на нахождение на шине D (7-0) старшего байта адреса ЗУ

вх

1

36

TC

Конец счета - сигнал Н-уровня определяет выполнение последнего цикла передачи блока данных

вх

1

5

M128

Маркер - сигнал Н-уровня указывает, что до конца передаваемого блока необходимо выполнить число циклов обмена, кратное 128

вх

1

16;17;18;

19

DRQ3-DRQ0

Запросы прямого доступа к памяти каналов СН3-СН0; сигнал Н-уровня указывает на запрос от ВУ

вх

1

15; 14; 24;

25

DACK3-DACK0

Подтверждение запросов прямого доступа к памяти каналов СН3-СН0; сигнал L-уровня указывает на разрешение обмена

вх

0

31

UСС

Напряжение питания ( + 5 В)

20

GND

Напряжение питания (0 В)

Схема под­ключения КПДП к системной шине с использованием буферного регистра К589ИР12 показана на рисунке 19.

Рисунок 19 - Схема под­ключения КПДП к системной шине с использованием буферного регистра К589ИР12

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.

Соседние файлы в папке КОНТРОЛЛЕР НА БАЗЕ ОЭВМ КР1816ВЕ51