Шины.PCI,.USB.и.FireWire

Таблица 14.4 (продолжение)

Взапросе установки тестового режима в младшем байте поля wIndex задается но$ мер порта, в старшем — селектор, определяющий выполняемый тест (см. главу 12).

Взапросе установки управления индикатором в младшем байте поля wIndex зада$ ется номер порта, в старшем — селектор, определяющий режим индикации: 0 — автоматическая работа индикатора, 1 — принудительно янтарный, 2 — принуди$ тельно зеленый, 3 — принудительно отключен, 4–FFh — резерв. Выбор нулевого селектора эквивалентен сбросу признака управления индикатором.

Для хабов с протоколами типа 1 и 2 имеются запросы управления транслятором транзакций (TT), используемые в основном в отладочных целях:

GetTTState — опрос состояния транслятора (для диагностики);

StopTT — останов транслятора (если трансляторов несколько, то для конкрет$ ного порта);

ResetTT — сброс транслятора в исходное состояние (если трансляторов несколь$ ко, то для конкретного порта);

ClearTTBuffer — очистка буфера непериодических транзакций. При запросе указывается адрес устройства и конечной точки, а также порта хаба (если транс$ лятор один на все порты, то указывается порт 1).

Хост USB

Хост является главным действующим лицом в организации конфигурирования и выполнения транзакций USB. У каждой шины USB должен быть один (и только один!) хост — компьютер с контроллером USB. Однако понятие компьютер от$ нюдь не означает лишь привычные варианты настольных, напольных, портатив$ ных компьютеров. Компьютер — это сочетание процессора, памяти и периферийных устройств; в таком понимании в большинстве современных устройств присут$ ствуют встроенные компьютеры. Если «интеллекта» этого компьютера и его воз$ можностей диалога с пользователем оказывается достаточно, то он может взять на себя роль хоста USB. Такой вариант хоста рассматривается в последнем парагра$ фе данной главы.

«Классический» хост USB делится на три основных уровня:

интерфейс шины USB обеспечивает физический интерфейс и протокол шины. Интерфейс шины реализуется хост$контроллером, имеющим встроенный кор$ невой хаб, обеспечивающий точки физического подключения к шине (гнезда USB типа «A»). Хост$контроллер отвечает за генерацию микрокадров. На ап$ паратном уровне хост$контроллер обменивается информацией с основной памятью компьютера, используя прямое управление шиной (bus$mastering) с целью минимизации нагрузки на центральный процессор;

система USB, используя хост$контроллер(ы), транслирует клиентское «виде$ ние» обмена данными с устройствами — запросы IRP (I/O Request Packet — пакет запроса ввода/вывода) — в транзакции, выполняемые с реальными уст$ ройствами шины. Система отвечает и за распределение ресурсов USB — поло$ сы пропускания и мощности источников питания (для устройств, питающихся от шины). Система состоит из трех основных частей:

драйвер хост контроллера — HCD (Host Controller Driver) — модуль, при$ вязанный к конкретной модели контроллера, обеспечивающий абстрагиро$ вание драйвера USB и позволяющий в одну систему включать несколько разнотипных контроллеров;

драйвер USB — USBD (USB Driver) — обеспечивает основной интерфейс (USBDI) между клиентами и устройствами USB. Интерфейс HCDI (Host Controller Driver Interface) между USBD и HCD спецификацией USB не регламентируется. Он определяется разработчиками ОС и должен поддер$ живаться разработчиками хост$контроллеров, желающих иметь поддержку

UHC (Universal Host Controller) — универсальный хост$контроллер для шины USB 1.x, разработанный Intel;

OHC (Open Host Controller) — «открытый» хост$контроллер для шины USB 1.x, разработанный Compaq, Microsoft и National Semiconductor;

EHC (Enhanced Host Controller) — расширенный хост$контроллер для поддерж$ ки высокой скорости шины USB 2.0.

Все эти варианты контроллеров выполняют одни и те же задачи: организуют фи$ зические транзакции с устройствами по шине USB в соответствии с описаниями (дескрипторами) этих транзакций, помещенными в системное ОЗУ драйвером хост$контроллера. При этом транзакции разных типов обрабатываются по$разно$ му. В плане обработки ошибок проще всего устроены изохронные транзакции, где ошибки не требуют повторов. Транзакции передач с гарантированной доставкой в случае ошибок требуют повторов до победного конца или признания неудачи (исчерпания допустимого числа повторов). С точки зрения планирования следует выделить периодические транзакции, которые должны выполняться строго по гра$ фику, остальные — как получится, и их ставят в очереди. Из$за особенностей пла$ нирования и возможных повторов порядок завершения обработки дескрипторов транзакций (успешных или нет) будет отличаться от порядка их помещения в па$ мять1, что прибавляет забот хост$контроллеру и его драйверу. Три варианта хост$ контроллеров решают эти задачи по$разному и используют разные стратегии пла$ нирования транзакций, что иллюстрирует рис. 15.1.

Рис. 15.1. План распределения времени в кадре: a — UHC; б — OHC; в — EHC (в микрокадре)

«Универсальный» хост контроллер — UHC

Хост$контроллер UHC от Intel появился в микросхеме PIIX3 (мост PCI$ISA) чип$ сетов системных плат для процессоров Pentium и используется во многих после$ дующих изделиях Intel. Это FS/LS хост$контроллер, который большую часть за$ бот по планированию транзакций перекладывает на ПО, — драйвер контроллера UHC (UHCD). Интерфейс контроллера UHC описан в документе Universal Host Controller Interface (UHCI) Design Guide, версия 1.1 вышла в 1996 году.

1Имеется в виду порядок выполнения запросов к разным конечным точкам. Для каждой конечной

точки (канала) порядок завершений всегда соответствует порядку помещения запросов.

Драйвер UHC формирует для хост$контроллера дескрипторы, называемые в UHCI «дескрипторами передач» (TD — Transfer Descriptor), на самом деле описывающие каждую шинную транзакцию. Напомним, что в терминах спецификации USB одна передача (transfer) может состоять из нескольких транзакций, а в управляющих передачах используется еще и свой тип транзакции для каждой фазы (см. главу 10). Для транзакций передач с гарантированной доставкой дескрипторы TD приходит$ ся организовывать в очереди. Очереди нужны для таких передач, поскольку зара$ нее не известно, сколько раз придется пытаться их исполнить. Продвижение оче$ реди возможно только по успешному выполнению транзакции, находящейся в голове очереди, — это правило обеспечивает гарантированный порядок (в преде$ лах своей очереди) доставки пакетов. Каждая очередь имеет свой заголовок (QH). Изохронные передачи исполняются всегда однократно (здесь нет гарантирован$ ной доставки), что упрощает их планирование. Драйвер размещает дескрипторы TD и QH в памяти и связывает их между собой в соответствии с планом выполнения транзакций в каждом кадре. Драйверу UHC приходится составлять детальное «рас$ писание» для каждого будущего кадра, для чего используется список Frame List на 1024 кадра. Хост$контроллер обходит списки дескрипторов, начиная с точки, на которую указывает Frame List для текущего кадра, и выполняет соответствую$ щие транзакции. Результат исполнения транзакции помечается в ее дескрипторе, отработанная транзакция помечается как «неактивная», и контроллер, встретив ее при очередном обходе, просто переходит к следующей. Драйвер должен периоди$ чески просматривать дескрипторы, извлекая уже отработанные и передавая ре$ зультаты выполнения клиентскому драйверу. Логика работы контроллера подра$ зумевает, что одному запросу ввода/вывода (IRP) от клиентского драйвера может соответствовать несколько «передач» — элементов очереди. Драйвер UHC разби$ вает запрос на транзакции и помещает дескрипторы этих транзакций в соответ$ ствующую очередь, а очередь включает в ближайшие планы. Драйвер отвечает за балансировку загрузки шины в каждом кадре, в частности, за гарантию предостав$ ления не менее 10% полосы для транзакций управляющих передач. Планировани$ ем кадров также обеспечивается требуемая частота обращений к точкам периоди$ ческих передач.

Контроллер UHC является активным устройством PCI (Bus$Master). Основное взаимодействие драйвера с хост$контроллером происходит с помощью дескрипто$ ров, расположенных в памяти. Контроллер имеет регистры (в пространстве вво$ да/вывода), с помощью которых можно управлять его поведением: выполнять сброс, глобальную приостановку и пробуждение, подстраивать частоту кадров, управлять запросами прерываний, управлять портами встроенного корневого хаба. Контроллер позволяет работать в отладочном режиме, останавливаясь после вы$ полнения каждой транзакции.

В процессе отработки плана контроллер считывает из памяти дескрипторы и дан$ ные, необходимые для начала транзакции. Как только в FIFO$буфер контроллера из памяти поступает информация, достаточная для начала транзакции, контрол$ лер начинает транзакцию на шине USB. В процессе ее исполнения производится передача данных, после завершения контроллер модифицирует дескрипторы в памяти в соответствии с условиями завершения транзакции. В процессе отра$ ботки транзакции могут возникать ошибки переполнения или переопустошения

FIFO$буфера, связанные с перегрузкой контроллера системной памяти или шины PCI. Эти серьезные ошибки инициируют аппаратные прерывания. В состав хост$ контроллера входит и корневой хаб на 2 или более порта.

Прерывания от UHC могут инициироваться различными событиями, такими как выполнение транзакций (избранных), обнаружение приема короткого пакета, при$ ем сигнала возобновления, или в результате ошибки. Прерываний по подключе$ нию$отключению устройств контроллер не вырабатывает.

В контроллере UHC имеется специальная поддержка традиционного интерфейса клавиатуры и мыши через контроллер 8042 — перехват обращений к портам 60h и 64h пространства ввода/вывода. При разрешенной эмуляции по обращениям ПО к этим портам UHC вызывает системное прерывание SMI (System Management Interrupt), обрабатывающееся в ПК на процессорах x86 в режиме SMM (System Management Mode), невидимо для обычных программ. Обработчик SMI, перехва$ тывающий эти обращения, формирует последовательности действий, необходи$ мые для их исполнения с помощью клавиатуры и (или) мыши USB. Единственное исключение делается при перехвате команд, управляющих вентилем GateA20, — вместо генерации SMI манипуляции этим вентилем выполняются аппаратно (как это давно делается и в 8042). Эта аппаратная поддержка включается установкой соответствующих параметров CMOS Setup.

Большое неудобство работы с UHC возникает из$за необходимости программного просмотра всех дескрипторов передач на предмет выявления завершенных. Де$ скрипторы завершенных передач необходимо программно извлекать из цепочек, сохраняя связанность элементов. Планирование транзакций (составление спис$ ков дескрипторов и заголовков) — тоже достаточно трудоемкая задача для драйвера. Очевидно, преследовалась цель упрощения аппаратных средств хост$контролле$ ра. Однако это может обернуться зависимостью эффективной производительнос$ ти шины USB от мощности и загрузки центрального процессора. Такой подход к организации ввода/вывода трудно назвать эффективным.

Структуры данных и регистры контроллера UHC

Драйвер в системной памяти создает список кадров Frame List, состоящий из 1024 эле$ ментов. Каждый элемент этого списка содержит 32$битный указатель на связанный список структур данных, по которым контроллер выполняет транзакции в данном кадре. Хост$контроллер имеет регистр базового адреса списка кадров, указываю$ щий на начало списка. Текущий номер отрабатываемого элемента определяется десятью младшими битами счетчика кадров, находящегося в контроллере и инк$ рементируемого каждую миллисекунду. Период счета кадров можно немного ва$ рьировать, изменяя константу, занесенную в регистр модификации длительности кадра (SOF Modify Register), что обеспечивает возможность подстройки частоты кадров для синхронизации изохронных обменов.

Элемент списка кадров может указывать либо на дескриптор изохронной передачи TD (Transfer Descriptor), либо (если в данном кадре изохронный обмен не плани$ руется) на заголовок очереди QH (Queue Head). Если в данном кадре вообще не планируются передачи, то в элементе устанавливается признак$«заглушка» T

(Terminate, конец связанного списка, в данном случае — пустого). Еще раз напом$ ним, что здесь слово «передача» (Transfer, согласно спецификации UHCI) упот$ ребляется в узком смысле — она соответствует одной транзакции (передаче не бо$ лее одного пакета данных). Элемент (32$битное слово) имеет формат, приведенный на рис. 15.2. Поле FLLP (Frame List Link Pointer) — указатель на элемент; бит T — признак последнего элемента (при T = 1 указатель FLLP недействителен). Бит Q задает класс связанного элемента, на который указывает FLLP (0 — TD, 1 — QH).

Рис. 15.2. Формат элемента списка кадров для UHC

Для каждого кадра из списка устанавливается своя цепочка дескрипторов изо$ хронных передач (возможно и пустая), последний из этой цепочки должен ссы$ латься на цепочку заголовков очередей. Цепочки заголовков QH могут быть общи$ ми для группы кадров или даже для всех кадров списка. Общая идея построения очередей состоит в том, чтобы создавать свою очередь для каждого установленно$ го канала (для всех сконфигурированных точек, кроме изохронных). «Дежурный» метод обслуживания — по горизонтали, тогда после выполнения транзакции с од$ ной точкой контроллер перейдет к другой точке (другой очереди). Связывание TD и QH через указатели позволяет формировать произвольные конфигурации пере$ ходов от одной очереди к другой и даже делать петли — в последнем случае воз$ можно, что с одной точкой в кадре успеют пройти несколько транзакций. Однако это нетипичный способ планирования. Если очередей много (установлено много каналов), то они распределяются по кадрам (из 1024$элементного списка) так, что$ бы цепочка каждого кадра обязательно прошла по горизонтали до конца. Это мож$ но спланировать, поскольку максимальное время для отработки одного элемента каждой очереди (как и изохронных транзакций) заранее известно (оно определя$ ется типом передачи, максимальным размером пакета и скоростью устройства, что известно системе USB). При необходимости «горизонтальную справедливость» можно нарушить, задав вертикальный порядок обслуживания, — контроллер, ус$ пешно обработав из очереди передачу с признаком V = 1, перейдет к следующему дескриптору из этой же очереди, а не к следующей очереди.

Дескрипторы передач и заголовки очередей размещаются драйвером в ОЗУ по адресам, выровненным по границе параграфа, поскольку в качестве указателей используются лишь старшие 28 бит (биты [3:0] используются для служебных при$ знаков).

Дескриптор передачи (TD) состоит из 32 байтов, из которых хост$контроллер ис$ пользует только первые четыре 32$битных слова DW0–DW3. Слова DW4–DW7 зарезервированы для использования драйвером UHC (для организации «сборки мусора» — повторного использования отработанных областей). Формат дескрип$ тора передачи приведен на рис. 15.3. Серым цветом выделены поля, модифициру$ емые хост$контроллером.

Рис. 15.3. Формат дескриптора передачи для UHC

В слове DW0 поле Link Pointer аналогично полю FLLP, а биты T и Q аналогичны одноименным битам элемента списка кадров. Бит V — метод обслуживания TD (1 — в глубину, 0 — в ширину).

Слово DW1 используется для управления и определения состояния выполнения передачи, модифицируется хост$контроллером. Поле ActLen — действительная длина переданных данных; поле Status — состояние выполнения передачи:

бит 23: Active — «надо исполнять», устанавливается драйвером, сбрасывается контроллером по успешному исполнению или исчерпанию лимита повторов;

бит 22: Stalled — точка ответила пакетом STALL;

бит 21: Data Buffer Error — ошибка буфера данных (переполнение или пере$ опустошение FIFO при выполнении транзакции), транзакция остается актив$ ной (при переопустрошении контроллер генерирует пакет с ошибочным CRC, при переполнении не отвечает подтверждением);

бит 20: Babble — при выполнении данной транзакции обнаружена «болтливость» устройства (оно отключается и устанавливается бит Stalled);

бит 19: NAK — получение соответствующего ответа (в транзакции SETUP полу$ чение NAK устанавливает и признак ошибки тайм$аута);

бит 18: CRC/Time Out Error — обнаружена ошибка передачи (CRC или тайм$ аут);

бит 17: Bitstuff Error — обнаружена ошибка вставки бит.

Биты [24:31] используются для управления передачей. Бит IOC заказывает преры$ вание по исполнению (прерывание генерируется в конце кадра, даже если транз$ акция уже неактивна, выборка ее дескриптора вызовет прерывание). Бит ISO — признак изохронной передачи (указание не делать повторных попыток). Бит LS — признак LS$устройства, использовать преамбулу перед передачей. Поле C_ERR — счетчик повторных попыток, декрементируемый по каждой ошибке. Переход в 1 или 0 вызывает перевод дескриптора в неактивное состояние. Если драйвер уста$ навливает нулевое значение, то число повторов неограниченно. Бит SPD — детек$ тор короткого пакета: если в транзакции IN, стоящей в очереди, успешно принято меньше данных, чем ожидалось, то в конце кадра вырабатывается условие преры$ вания.

В слове DW2 содержится информация для выполнения транзакции: Packet ID — тип используемого маркера IN (69h), OUT (E1h) или SETUP (2Dh); Device Address — адрес устройства USB; EndPt — номер и направление конечной точки. Бит D (Data

Toggle) — состояние переключателя для передаваемого или посылаемого пакета. Поле MaxLength — длина передаваемых данных (максимальная длина принимае$ мых), 000 — 1 байт, 001 — 2, 3FF — 1024; 7FFh — 0 (пустой пакет). Допустимые значения до 4FFh — 1280 байт, теоретический предел емкости кадра. Значения 500–7FEh недопустимы, вызывают фатальную ошибку контроллера.

В слове DW3 содержится Buffer Pointer — указатель на буфер в ОЗУ, используе$ мый для данных этой передачи.

Заголовок очереди (QH) связывает очереди друг с другом (по горизонтали) и ссы$ лается на первый элемент (TD) данной очереди. Хост$контроллер использует два 32$битных слова (рис. 15.4). В поле QHLP (Queue Head Link Pointer) содержит$ ся указатель на следующий заголовок очереди (горизонтальная связка). В поле QELP (Queue Element Link Pointer) содержится указатель на элемент очереди (вер$ тикальная связка). Признаки последнего элемента (T) и класс связанного элемен$ та (Q) аналогичны одноименным признакам и классам в вышеприведенных струк$ турах.

Рис. 15.4. Формат заголовка очереди для UHC

Дескриптор заголовка очереди создается драйвером; хост$контроллер модифици$ рует в памяти указатель QELP: успешно отработав транзакцию, контроллер берет из DW0 ее дескриптора указатель на следующий элемент и помещает его на место QELP в заголовке очереди. Таким образом, успешно отработанный TD удаляется из очереди. Когда удаляется последний TD, в QELP устанавливается признак пустой очереди (T). В случае неисправимой ошибки при отработке какого$то дескриптора в QELP также устанавливается «заглушка» T — поток с гарантированной доставкой не позволяет пропустить какую$либо транзакцию. Поле QELP может ссылаться как на TD (тривиальный вариант планирования), так и на QH — очередь сама может содержать очереди.

Регистровая модель UHC поясняется в табл. 15.1, где представлены регистры, ото$ браженные на пространство ввода/вывода. Кроме того, как всякое устройство PCI, контроллер UHC имеет регистры в конфигурационном пространстве, в которых, в частности, задаются коды класса (0Ch — контроллер последовательной шины), подкласса (03 — USB) и программного интерфейса (00) в классификации PCI SIG.

Таблица 15.1. Регистры контроллера UHC

Адрес Назначение

Base + USBCMD — регистр команд USB (00–01h) Биты 15:8 — резерв

Бит 7: MAXP (Max Packet) — допустимый размер пакета (для FS), с которым возможна транзакция при подходе к концу кадра: 1 = 64 байт, 0 = 32 байта