Быстродействие

 

Быстродействие логической схемы определяется временем переходных процессов в её элементах. Количественно быстродействие характеризуется временем нарастания t_н и временем спада t_сп выходного сигнала, а также временем задержки передачи сигнала. Время нарастания и спада определяются как интервалы времени, за которые напряжение изменяется от 10 до 90 % полной амплитуды (рис. 2..17).

рис. 2.17. Вид выходного импульсного сигнала.

 

Время, необходимое для того, чтобы перепад, поданный на вход схемы, был передан на выход, называется временем задержки передачи (рис. 2.18).

рис. 2.18.Определение временных параметров задержки импульсного сигнала.

Лекция № 31. Реализация базовых логических систем.

 

План лекции.

 

1.     Диодно-транзисторная логика;

2.     ТТЛ – логика;

3.     ЭСЛ – логика;

4.     КМОП – логика;

5.     Схемы с открытым коллектором;

6.     Тристабильные схемы.

 

К настоящему времени известны и применяются различные способы и технологии практической реализации базовых логических схем. Среди них наиболее известными являются диодно-транзисторная логика, транзисторно-транзисторная логика, транзисторно-транзисторная логика с диодами Шоттки, эмиттернно-связанная логика, комплементарная логика. Рассмотрим каждую из них в отдельности, выбрав в качестве примера наиболее характерную схему рассматриваемого класса.

 

Диодно-транзисторная логика

 

Схемы диодно-транзисторной логики (ДТЛ) являются наиболее известным классом логических схем. Эти схемы как следует из названия, состоят из диодов и биполярных транзисторов. Схема элемента И-НЕ показана на рис. 2.19.

 

рис. 2.19. Принципиальная схема ДТЛ элемента 2И-НЕ.

 

 

Схема работает следующим образом. Пусть Х1 = Х2 = 1, т.е. на вход подаются высокие положительные уровни напряжений. Этими напряжениями диоды D1 и D2 подпираются (создается обратное смещение) и ток от источника питания Uп через резисторы R1 и R2 втекают в базу транзистора Т1, открывая его. Ток протекающий через открытый транзистор Т1, резистор R2, диод D3 втекает в базу транзистора Т2. Транзистор открывается. В результате на выходе схемы устанавливается потенциал, близкий к 0, т.е. логический нуль.

Если Х1 или Х2 или оба входа находятся в состоянии нуля, т.е. подаются потенциалы близкие к нулю, то диоды D1 и D2 открываются и ток от Uп протекает через резисторы R1 и R2 на «землю» и транзистор Т1 закрывается. При этом прекращается втекание тока в базу транзистора Т2 и он закрывается. На выходе схемы устанавливается высокий потенциал, т.е. логическая единица. Таким образом, описанная схема выполняет операцию И-НЕ.

Описанное семейство схем имеет, как правило, коэффициент разветвления по выходу до 8. Номинальное напряжение питания 5В, потребляемая мощность около 10мВт на один элемент, задержка переключения 30 нс. Эти схемы обладают хорошей помехоустойчивостью.

 

Транзисторно-транзисторная логика

 

Схемы транзисторно-транзисторной логики (ТТЛ) являются наиболее о распространенным классом логических схем. ТТЛ возникла на базе интегральной ДТЛ, но отличается от нее тем, что не может быть реализована на дискретных элементах. На входе таких схем находятся многоэмиттерные транзисторы не имеющие дискретного аналога. Работа такого транзистора отличается от работы обычного одноэмиттерного транзистора тем, что его коллекторный ток управляется суммой эмиттерных токов, а не единичным током эмиттера, как в обычном транзисторе. В остальном многоэмиттерный транзистор аналогичен одноэмиттерному.

 На рис. 2.20 показана ТТЛ - схема, реализующая операцию И-НЕ для положительной логики.

рис. 2.20. Принципиальная схема ТТЛ элемента 2И-НЕ.

 

  Схема работает следующим образом. Пусть Х1=Х2=1, т.е. подается высокий положительный потенциал. Тогда переход эмиттер-база Т1 запирается и переход коллектор-база смещается в прямом направлении. В этом случае ток от Uп будет протекать через R1 и переход база-коллектор Т1 в базу Т2. Этот транзистор открывается и переключает ток, протекающий через R2 от базы транзистора Т3 к базе транзистора Т4. Транзистор Т3 запирается, а транзистор Т4 входит в режим насыщения. При этом на выходе схемы устанавливается низкий потенциал (логический нуль). Далее, если Х1 или Х2, или оба этих входа находятся в состоянии нуля, то ток через R1 уходит (отбирается) на землю через переход база-эмиттер Т1. Тогда Т2 закрывается, значит закрывается и Т4, а Т3 открывается и на выходе устанавливается высокий потенциал (логическая единица).

Стандартные ТТЛ – схемы обычно имеют коэффициент разветвления по выходу равный 10. Номинальные значения других параметров следующие: напряжение источника питания 5 В, потребляемая мощность около 12 МВт на элемент, задержка – 10 нс. Напряжение на входе схемы U⁰_вх и U¹_вх  соответственно равны 0,8 В и 0,2 В, а напряжения на выходе U⁰_вых  и U¹_вых – 0,4 В и 2,4 В. Помехоустойчивость этого типа схем считается хорошей.