Создание
ЦЛУ
на базе простых логических элементов
ЦЛУ,
обладающий
памятью
RS защелка
Переброс 
в «1»
Временные диаграммы
Моменты времени:
t1, t5 – запись лог. «1»
t2, t6 – хранение в памяти лог. «1» t3 – запись лог. «0» /обнуление/ t4 – хранение обнуленного состояния
Если в устройстве несколько таких ЦЛУ, то их работа должна быть синхронизирована
по времени (для одновременного выполнения)
Создание
ЦЛУ
на базе простых логических элементов
ЦЛУ,
обладающий
памятью
RS
защелка
с
синхро- входом
Она может изменять свое состояние только если на синхровход поступил разрешающий импульс от спец. тактового генератора, равный логической «1».
Таблица истинности И-НЕ
Временные диаграммы
Создание
ЦЛУ
на базе простых логических элементов
ЦЛУ,
обладающий
памятью
D
защелка
с
синхро- входом
RS – защелки имеют существенный недостаток: если принять R=1 и S=1, то
на выходах Q получается неопределенное
состояние.
R S
Если предусмотреть, что
то получится D - защелка с одним входом, которая свободна от такого недостатка.
S=1
R=0
Временные
диаграммы
JK триггер
с
синхро- входом
разницей, что при
J=1 и K=1 не возникает неопределенного состояния.
JK триггер по заднему фронту
JK триггер по переднему фронту
Область
применен
ия
триггеров
и
защелок
Виды
триггеро
в
и
защелок
•Как элемент памяти – один элемент запоминает логическое состояние 1 бит информации
•Как элемент регистров – это линейка особых ячеек памяти для записи, хранения, чтения и сдвига к младшим или старшим разрядам данных в несколько бит
•Как элемент счетчиков и делителей
1дискретных. Триггер Шмиттачисел, импульсов(рассмотрен на базе
ОУ,сигналовчасть 1) .
2.Простой RS триггер (защелка)
3.D – триггер (защелка)
4.JK –триггер (защелка) и т.д.
Зам! Триггеры и защелки могут
содержать (синхронные «Т» и «З») или не иметь (асинхронные «Т» и «З»)
синхронизирующий вход.
ЦЛУ,
обладающий
памятью
Регистр
на 4 бита
Регистр объемом 4 бит, на базе 4-х D
триггеров
Способен записать, хранить и считать 4 бита
В регистр записано двоичное число «
1 0 1 1 »
ЦЛУ,
обладающий
памятью
Регистр
сдвига
1, 0, 0 |
|
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
•Каждый D-триггер записывает информацию предыдущего D-триггера при переходе «С» с «0» на «1».
•С каждым тактом синхроимпульса «С», записанная информация сдвигается на один разряд вправо:
вход D Q0, |
Q0 Q1, |
Q1 Q2 … . |
•ЦЛУ обеспечивает запись n-разрядного последовательного двоичного кода и преобразование его как параллельного двоичного кода на выходе Q.
•Чтение параллельного двоичного кода – с выхода Q от каждого триггера
Делитель
Счетчик |
делителях как последовательное |
соединение D – триггеров. |
|
• |
Триггер T1 перебрасывается 0 1, и |
Таким триггера c пять – до 32
В реальных предусмотреть
1.«сброс» - R
2.синхровход
3.направление
счетчик) и т.д.
ЦЛУ,
обладающий
памятью
ОЗУ
Random Access Memory (RAM)
временного хранения информации 
Организуется как матрица определенной
размерности. |
|
|
Режимы ОЗУ: |
3. |
|
1.Запись |
2. Хранение |
|
Чтение |
|
|
Основная характеристика ОЗУ – объем |
||
памяти |
А – линии для указания |
|
адреса ячейки матрицы памяти
D – линии для записи/чтения данных
CS (Chiр Select. Если CS =1, то активизация ЦЛУ - RAM)
WE (Write Enable =1 - режим записи данных,
WE = 0 - чтение данных)
OE (Output Enable Если OE=0, то линии
данных RAM отсоединены от внешней схемы, чтобы
ЦЛУ для
организации
памяти
ОЗУ
Режим записи информации
ЦЛУ для
организации
памяти
ОЗУ
Режим чтения информации
Зам! Рассмотрено статическое ОЗУ