3.1.2. Триггер - d - типа
Триггер D-типа цифровое устройство с двумя устойчивыми состояниями и одним информационным входом D.
Триггер D - типа называют триггером задержки, поскольку он производит задержку информации на один такт.
Уравнение функционирования триггера D -типа имеет вид:
Qn+1=Dn,
т.е. триггер устанавливается в состояние, соответствующее состоянию его информационного входа D в предшествующий такт работы, иными словами, осуществляется задержка информации на один такт.
Триггеры D- типа работают только в синхронной системе элементов. Условное графическое обозначение приведено на рис. 3.6.
Триггер D - типа, как правило, имеет прямой и инверсный выходы (существуют разновидности D - триггеров - однофазные триггеры, имеющие только один - прямой или инверсный выход).
Среди разновидностей триггеров D - типа отметим триггеры DV - типа, двух-тактные, однофазные и триггеры-защелки. Последняя разновидность широко применяется при построении регистровых запоминающих устройств.
3.1.3. Триггер- т - типа
Триггер Т -типа - логическое устройство с двумя устойчивыми состояниями, двумя выходами и счетным входом, при подаче сигналов на который происходит инверсия его предшествующего состояния.
Уравнение функционирования триггера Т - типа записывается следующим образом:
Таким образом, триггер, осуществляя инверсию предшествующего состояния на каждый счетный импульс, делит частоту следования входных сигналов на два, следовательно, цепь из n последовательно включенных триггеров Т - типа является делителем частоты с коэффициентом деления Кд=2n.
На рис.3.7. изображено схемотехническое ре-шение триггера Т-типа в базисе И-НЕ. Триггер состоит из биста-бильной ячейки на вентилях D1, D2, схемы управления на вентилях D3 и D4, и двух элементов временной задержки на вентилях D5 и D6, включенных в цепь обратной связи.
Допустим, что триггер при включе-нии установился в единичное состояние. Это означает, что на первый вход вентиля D3 по цепи обратной связи с выхода вентиля D6 спустя время t1 поступитсигнал уровня логического нуля U0, закрывающий его по этому входу. В это же время на второй вход вентиля D4 поступит сигнал уровня логической единицы U1 с выхода вентиля цепи обратной связи D5, подготавливая его к открытию. При поступлении сигнала С вентиль D4 открывается, при этом на его выходе формируется сигнал уровня U0, запирающий вход вентиля D2 и формируя на инверсном выходе триггера уровень U1, т.е будет произведена инверсия предшествующего состояния триггера.
После перехода триггера в нулевое состояние и спустя время задержки t1 cостояния вентилей схемы управления изменится на обратное: вентиль D4 будет закрыт, а вентиль D3 открыт, и при приходе очередного импульса синхронизации открывается вентиль D3, что приводит к очередному опрокидыванию триггера.
Отметим, что в составе серий ЦИМС триггеры Т-типа не выпускаются, поскольку в режиме деления частоты могут быть использованы триггеры D- и JK-типов.