4.2. Основные структуры запоминающих устройств

Адресные ЗУ представлены в классификации статическими и динамическими оперативными устройствами и памятью типа ROM. Многочисленные варианты этих устройств имеют много общего стояки зрения структурных схем, что делает более рациональным не конкретное рассмотрение каждого ЗУ в полном объеме, а изучение некоторых обобщенных структур с последующим описанием запоминающих элементов для различных ЗУ.

Общность структур особенно проявляется для статических ОЗУ и памяти типа ROM. Структуры динамических ОЗУ имеют свою специфику и будут рассмотрены позднее. Для статических ЗУ и памяти типа ROM наиболее характерны структуры 2D, 3D и 2DM.

Структура 2D.

В структуре 2D (рис.4.4) запоминающие элементы ЗЭ организованы в прямоугольную матрицу размерностью где М – информационная емкость памяти в битах; k – число хранимых слов; m - их разрядность. В технической литературе такая структура может встречается под названием однокоординатная или словарная организация памяти.

Дешифратор адресного кода DC при наличии разрешающего сигнала CS (Chip Select – сигнала выбора микросхемы) активизирует одну из выходных линий, разрешая одновременный доступ ко всем элементам выбранной строки, хранящей слово, адрес которого соответствует номеру строки.

Элементы одного столб-ца соединены вертикальной линией – внутренней линии данных (разрядной линией, ли-нией записи /считывания). Элементы столбца хранят одноименный бит всех слов. Направление обмена определяется усилителями считывания / записи под воздействием сигнала R/W (Read – чтение, Write - запись).

Структура 2D применяется при построении ЗУ малой информационной емкости, поскольку при росте емкости проявляется ряд ее недостатков, наиболее очевидным из которых является чрезмерное усложнение дешифратора адреса, поскольку число выходов дешифратора равно числу хранимых слов.

Структура 3D

Структура 3D позволяет существенно упростить дешифраторы адреса с помощью двухкоординатной выборки запоминающих элементов. Принцип двухкоординатной выборки поясняется (рис.4.5) на примере ЗУ типа ROM, реализующего только операцию чтения данных. В этой структуре код адреса разрядностью n делится на две равные половины, каждая из которых декодируется отдельно. Выбирается ЗЭ, находящийся на пересечении активных линий выходов обеих дешифраторов, Таким образом число пересечений равно

Суммарное число выходов обоих дешифраторов составляет

что гораздо меньше, чем при одинаковых значениях n. Даже при небольших информационных емкостях видна существенная разница в схемотехнических решениях структур 2D и 3D: для структуры 2D при хранении 1К слов потребовался бы дешифратор с 1024 выходами, тогда как для структуры типа 3D потребовалось бы два дешифратора на 32 выхода каждый. Недостатком структуры 3D, в первую очередь, является усложнение элементов памяти, имеющих двухкоординатную выборку.

Структура 3D, показанная на рис.4.5 с одноразрядной организацией хранения данных, может применяться в ЗУ с многоразрядной организацией, приобретая при этом трехмерный характер. В этом случае несколько матриц управляются от двух дешифраторов, относительно которых они включены параллельно. Каждая матрица выдает один бит адресованного слова, а число матриц равно разрядности хранимых слов.

Структуры типа 3D имеют довольно ограниченное применение, поскольку в структурах типа 2DМ (2D модифицированные) сочетаются достоинства обеих рассматриваемых структур – упрощается дешифрация адреса и не требуются запоминающие элементы с двухкоординатной выборкой.

Структура 2DМ.

З У типа ROM (рис. 4.6) структуры 2DМ для матрицы запоминающих элементов с адресацией от дешифратора имеет как бы характер структуры 2D: возбужденный выход дешифратора выбирает целую строку. Однако в отличие от структуры 2D, длина строки не равна разрядности хранимых слов, а многократно ее превышает. При этом число строк матрицы уменьшается и, следовательно, уменьшается число выходов дешифратора. Для выбора одной из строк служат не все разряды адресного кода, а их часть Остальные разряды адреса (от до ) используются, чтобы выбрать необходимое число слов из множества слов, которое содержится в строке. Это выполняет

ся с помощью мультиплексоров, на адресные входы которых подаются коды . Длина строки равна , где m – разрядность хранимых слов. На выходах мультиплексоров формируется выходное слово. По разрешению сигнала CS, поступающего на входы ОЕ управляемых буферов с тремя состояниями, выходное слово подается на внешнюю шину данных.

На рис. 4.7 показана в более общем виде структура 2DМ для ЗУ типа RAM с операциями чтения и записи. Из матрицы М по-прежнему считывается «длинная» строка. Данные в нужный момент записываются (или считываются из нее) управляемыми буферами данных BD, воспринимающими сигналы второго дешифратора , и выполняющими не только функции мультиплексирования, но и функциями изменения направления передачи данных под воздействием сигнала R/W.

Память с последовательным доступом

Память с последовательным доступом строится либо с использованием продвижения данных в цепочке элементов (подобие сдвиговых регистров), либо с хранением данных в адресном ОЗУ с соответствующим управлением адресом доступа.

Основными представителями этого вида памяти являются видеопамять, буфер FIFO и FILO.

Видеопамять

Видеопамять работает циклически, на ее выходе последовательно в порядке сканирования экрана монитора лучом появляются коды, задающие параметры светимости ( цвет, яркость) элементарных точек экрана – пикселов. Текущее изображение –кадр – представлено последовательностью слов, длина которых равна числу пикселов экрана. Слово, соответствующее одному пикселу, может иметь разрядность от 8 (для черно-белых мониторов) до 24 (для полноцветного режима).

При реализации на основе адресной памяти циклического типа доступ к данным обеспечивается счетчиком адреса с модулем, равным числу запоминаемых пикселов. При считывании после каждого обращения адрес увеличивается на единицу, обеспечивая последовательное обращение ко всем ячейкам ЗУ. При переполнении счетчика формируется сигнал начала кадра для управления монитором (для запуска кадровой сихронизации). Запись возможна в пакетном режиме или в режиме одиночных записей. В первом случае сигнал переполнении счетчика и его переход на начальный адрес является сигналом начала передачи блока данных из основной памяти или видеобуфера. Во втором случае адрес изменяемой ячейки (номер пиксела) и данные сохраняются в буфере, а в момент совпадения этого адреса и содержимого выполняется один цикл записи нового слова. Все остальное время ЗУ работает обычным образом.

Построение циклических ЗУ с продвижением информации (рис.4.8) показано с представлением элементов памяти в виде статических регистров.

При считывании выбран нижний канал мультиплексора MUX и записанные данные постоянно переписываются с выхода на вход цепочки запоминающих элементов В последовательность данных вводят специальные коды синхросигналов (кадровых и строчных на рис.4. 8 показан лишь кадровый синхроимпульс). Появление кода синхросигнала на выходе обнаруживается компаратором и синхронизирует запуск развертки монитора.

Пакетная запись может начинаться после появления запроса передачи в момент прохождения кода кадрового синхросигнала. При это вырабатывается сигнал разрешения передачи кадра из памяти ЭВМ на вход DI, а мультиплексор переключается на верхний канал. После приема целого кадра счетчик CTR, емкость которого равна длине кадра, переполняется, а под воздействием сигнала переполнения ЗУ возвращается в режим циклической перезаписи.

При одиночных записях устройство должно иметь дополнительную схему сравнения кода счетчика и входного адресного кода (номера заменяемого кода пиксела). При их совпадении мультиплексор переключается на верхний канал на один такт работы, чем обеспечивается замена сего слова.

Буфер FIFO

Буфер FIFO, пример структуры которого приведен на рис.4.9, представляет собой ЗУ для хранения очередей данных (списков) с порядком чтения слов, таким же, как и порядок их записи. Интервалы между словами могут быть совершенно различными, т.к. моменты записи слова в буфер и считывания из него задаются внешними сигналами управления независимо друг от друга.

В озможность иметь разный темп приема и выдачи слова данных необходима, например, если приемник способен принимать данные регулярно с некоторой частотой, а источник информации выдает слова в более высоком темпе, причем нерегулярно. Такие данные поступают в их темпе в буфер FIFO, а из него считываются регулярно с необходимой для приемника данных частотой. Новое слово ставится в конец очереди, а считывание осуществляется с начала очереди.

В схеме перед начало работы оба счетчика и сбрасываются. При записи адреса увеличиваются на единицу при каждом обращении, т.т. возрастают, начиная с нулевого. То же происходит при чтении слов, так что адрес чтения всегда «гонится» за адресом записи. Если адреса сравняются при записи, то буфер полон (адресами занята вся емкость счетчика). Если адреса сравняются при чтении, то буфер пуст. Эти ситуации обозначаются специальными сигналами. Если буфер полон, то нужно прекратить прием данных, а если пуст, то нужно прекратить чтение. Очередь удлиняется или укорачивается в зависимости от разности чисел записанных и считанных слов. Переход через ноль осложнений не вызывает.

Задачу построения стековой памяти (FILO) можно решить аналогичным способом.