3. Сдвигающие и универсальные регистры

Сдвигающие регистры подразделяются на однонаправленные и двунаправленные (реверсивные). В однонаправленном регистре под воздействием синхроимпульсов производится сдвиг информации на один разряд вправо (в сторону увеличения порядкового номера триггерной ячейки) или влево (в сторону уменьшения порядкового номера триггерной ячейки), предназначенной для хранения одного бита информации.

В реверсивных регистрах направление сдвига изменяется под воздействием управляющих сигналов.

Расширение функциональных возможностей достигается еще и применением выходных буферных элементов на три состояния ( режим Z)

Существуют и специализированные регистры, например, для построения АЦП используются регистры последовательных приближений. С целью уменьшения числа проводов шины данных (ШД) используются многорежимные буферные регистры (МБР). Их входные и выходные линии объединены и образуют т.н. порт данных. Это означает, что от ШД приходит один, а не два провода, который в зависимости от поданной команды служит или входным или выходным. Номенклатура регистров в составе серий ИМС наиболее представительна.

Области применения сдвигающих регистров:

• узлы арифметических и логических устройств;

• преобразователи параллельного кода в последовательный и наоборот;

• кольцевые счетчики и делители частоты;

• распределители импульсов;

• генераторы псевдослучайной последовательности;

• дискретные линии задержки;

• генераторы дискретных фазовых сдвигов и т.п.

Условное графическое обозначение универсального реверсивного сдвигающего регистра приведено на рис. 3.20.

D0

D1 RG Q0

D2

D3 Q1

D4

D5 Q2

D6

D7 Q3

S0

S1 Q4

DL

DR Q5

C Q6

R Q7

Рис. 3.20

В основном поле условного обозначения помещено название функционального устройства RG, направление сдвига указано стрелкой над обозначением. В левом дополнительном поле размещены обозначения входных данных и управляющих сигналов:

D_i - информационные входы;

S₀, S₁ - входы управления режимом;

DL, DR - входы последовательного ввода со сдвигом влево ( L ) и

вправо (R);

С - вход синхроимпульса;

R- вход установки нуля, имеющий наивысший приоритет.

В правом дополнительном поле условного обозначения помещены обозначения выходов Q_i.

Приведенный в качестве примера регистр может реализовать следующие режимы работы в зависимости от комбинации управляющих сигналов на входах S0, S1:

• параллельная загрузка данных по входам D_i;

• последовательный ввод данных со сдвигом влево по входу DL;

• последовательный ввод данных со сдвигом вправо по входу DR;

• хранение.

Принципы, заложенные при построении односторонних сдвигающих регистров поясняются рис. 3.21. На рис.3.21 а показано построение регистра со сдвигом вправо. Обмен информации между триггерными ячейками производится по сигналу синхронизации. Бит инфор-мации на каждый сигнал синхронизации перемещается в триггерную ячейку, порядковый номер которой на единицу больше. Таким образом, за n импульсов синхронизации в регистр будет записано n-разрядное двоичное число. Для организации левостороннего сдвига информации (рис.3.17.б) (в сторону триггерных ячеек с меньшими номерами) связь триггеров старших разрядов осуществляется с информационными входами триггеров младших разрядов и выходом регистра будет выход регистра младшего (левого) разряда.

Реверсивный регистр (рис.3.22) является комбинацией схемотехниче-ского решения регистров с односторонним сдвигом. За счет введения в схему регистра логических схем двухступенча-той логики (венти-лей И-ИЛИ-НЕ) осуществляется бес-контактная ком-мутация выходов триггерных ячеек для организации как левосторон-него, так и правостороннего сдвига информации под воздействием импульсов синхронизации.

Универсальные (многорежимные, многофункциональные) регистры способны выполнять ряд микроопераций. Многорежимность достигается композицией в одной и той же схеме частей, необходимых для выполнения различных операций. Управляющие сигналы, задающие вид выполняемой микрооперации, активизируют необходимые для этого части схемы.

Типичным представителем универсальных регистров является ИМС КР1533ИР13 (рис.3.20). Это восьмиразрядный регистр с возможностью двухсторонних сдвигов с максимальной тактовой частотой 25 МГц. Микросхема имеет также параллельные входы и выходы, вход асинхронного сброса R и входы выбора режима , задающие четыре режима (параллельная загрузка, два сдвига, хранение). Функционирование регистра ИР13 определяется табл. 3.5.

Таблица 3.5

Режим

Входы

Выходы

C

S0

S1

SR

SL

Dn

Q0

Q1

…

Q6

Q7

Сброс

X

0

X

X

X

X

X

0

0

…

0

0

Хранение

0/1

1

0

0

X

X

X

Q0

Q1

…

Q6

Q7

Сдвиг влево

0/1

1

1

0

X

0

X

Q1

Q2

…

Q7

0

0/1

1

1

0

X

1

X

Q1

Q2

…

Q7

1

Сдвиг вправо

0/1

1

0

1

0

X

X

0

Q0

…

Q5

Q6

0/1

1

0

1

1

X

X

1

Q0

…

Q5

Q^

Параллельная загрузка

0/1

1

1

1

X

X

Dn

D0

D1

…

D6

D7

В составе серий микропроцессорных комплектов выпускаются т.н. многорежимные буферные регистры (МБР). Отличие их состоит в том, что их входные и выходные шины данных (ШД) объединены и образуют порт данных. Это означает, что эта ШД, в зависимости от команды, может использоваться как входная, так и как выходная. Это позволяет уменьшить число сигнальных входов и выходов микросхем вдвое.

Для использования в аналого-цифровых преобразователях поразрядного уравновешивания в составе серий ИМС выпускаются регистры последовательного приближения.