21. Cisc I risc мікропроцесори.

CISC (х86) - це архітектура системи команд, в якій більшість команд є комплексними, тобто реалізують певний набір простіших інструкцій процесора. Складні команди потребують багато часу на процедуру декодування, багато апаратурних ресурсів для реалізації, що негативно відображалось на загальній швидкодії та складності системи. Наявність спеціальних команд, таких як «виклик підпрограми» не завжди виправдовувала себе, в багатьох випадках доцільніше було б замість такої загальної команди використати набір елементарніших інструкцій, які в результаті спричиняли б виконання меншої кількості обчислень процесором. RISC - архітектура процесорів зі скороченим набором команд. Основними рисами RISC архітектури є: Мала кількість інструкцій, Однакова довжина всіх інструкцій, Мала кількість різних форматів інструкцій, Відсутність інструкцій які працюють з операндами в пам'яті (за виключенням інструкцій завантаження та збереження), Мала кількість апаратно підтримуваних типів даних, Велика кількість ідентичних регістрів загального призначення. RISC-процесори швидші і економічніші CISC.

22. Особливості і архітектура контролера at89c51.

Мікросхема містить: 8-ми розрядний центральний процесор, логічний процесор з порозрядною і побайтовою обробкою даних, вмонтований тактовий генератор, вмонтований ОЗП даних (128 байт), 20 регістрів спеціального призначення, 8 шин входу/виходу, 4 Кбайт вбудованої перепрограмовуваної Flash пам'яті, низьке споживання в режимі очікування і енергозберігаючий режим "Power Down", 2 вмонтованих 16-ти розрядних таймери-лічильники, двохсторонній порт послідовного входу/виходу, система переривань двома рівнями пріоритетності від двох зовнішніх і трьох внутрішніх пристроїв, адресний простір (64 к) для зовнішньої ПЗП, адресний простір (64 к) для зовнішньої програмної пам’яті. Дана мікросхема складається з 20000 інтегральних елементів. 1000 Циклів Запис / Видалення. Напруга живлення - 4,75...5,25В. Тактова частота - 3,5...12МГц. Мінімальний час виконання короткої команди - 1мкс. Два програмованих 16-бітних таймери/лічильника (Т/Л0 і Т/Л1) можуть бути використані як таймери або лічильники зовнішніх подій. При роботі як таймер вміст Т/Л інкрементується в кожному машинному циклі, тобто через кожні 12 періодів кварцового резонатора. При роботі в режимі лічильника вміст Т/Л інкрементується після переходу з 1 в 0 зовнішнього вхідного сигналу, який подається на відповідний (Т0, Т1). Вміст лічильника буде збільшене на 1, у тому випадку, якщо в попередньому циклі був визначений вхідний сигнал високого рівня (1), а в наступному — сигнал низького рівня (0).

24. Порти вводу/виводу ат89с51.

Номер вив.	Найменування	Призначення
1…8	Р1.0...Р1.7	Входи/виходи 8-ми розрядного двохнаправленого порта 1
9	RST	Вхід обнулення
10	RXD	Вхід послідовного каналу в асинхронному режимі
11	TXD	Вихід послідовного каналу в асинхронному режимі
12	INT0	Вхід 0 переривання або управління лічильником 0
13	INT1	Вхід 1 переривання або управління лічильником 1
14	Т0	Вхід лічильника 0
15	Т1	Вхід лічильника 1
16	WR	Вихід сигналу дозволу запису байта даних із порта 0 в зовнішню пам’ять даних
17	RD	Вихід сигналу дозволу читання байта даних із зовнішньої пам’яті даних в порт
18,19	Х1,Х2	Для підключення кварцу або зовнішнього генератора
20	GND	Заземлення
21...28	Р2.0...Р2.7	Входи/виходи двохнаправленого порта 2
29	PSEN	Вихід сигналу дозволу вибірки коду операції на шину порта 0 із зовнішньої пам’яті програми
30	ALE	Вихід дозволу і фіксації адреси при роботі із зовнішньою пам’яттю програми
31	EA/VP	Вхід блокіровки роботи із зовнішньою пам’яттю
32...39	Р0.0...Р07	Входи/виходи 8-ми розрядного двохнаправленого порта 0 з трьома станами на виході
40	Ucc	Напруга живлення