2.2Арифметичний співпроцесор.

2.2.1. Призначення виводів віс к1810вм87

AD15 – AD0 – входи/виходи для формування адрес і передачі даних. Протягом першої частини циклу шини (Т1) вони містять адресу, а в іншій частині циклу (Т2, ТЗ, TW, T4) по них вводяться або виводяться дані. Коли шиною управляє ЦП, виводи AD15 – AD0 є входами.

A19/S6 – A16/S3 – виходи для формування чотирьох старших розрядів адреси протягом першої частини циклу шини (Т1), в іншій частині циклу (Т2, ТЗ, TW, T4) мають постійні значення S3 = S4 = 56=1, S5 = 0. Коли шиною управляє ЦП, ці виводи є входами (мал. 3.1).

BHE/S7 вихідний сигнал дозволу старшого байта шини даних. Значення ПОЗА=0 установлюється в такті Т1 при читанні або записі даних з використанням старших розрядів шини даних D15 – D8. Якщо розряди D15 – D8 при передачі даних не використовуються, то ПОЗА = 1. В іншій частині циклу шини (Т2, ТЗ, TW, T4) діє вихідний сигнал 57 = 0. Коли співпроцесор не управляє шиною, даний вивід використовується як вхід.

S2-S0 – вихідні сигнали коду стану співпроцесора; S2,S1,S0=101 – читання з пам'яті; S2,S1,S0=110 – запис на згадку; S2,S1,S0=111 -пасивний стан співпроцесора; інші комбінації значень не використовуються. Код стану виставляється в такті Т4 і зберігає своє значення в тактах Т1 і Т2. У тактах ТЗ і TW, коли вхідний сигнал READY = 1, виставляється код пасивного стану S2 S1,S0=111. Код стану використовується системним контролером для формування відповідних сигналів керування при звертаннях до пам'яті. Певні зміни сигналів S2, S1 або S0 у такті Т4 служать для індикації початку циклу шини, а пасивний стан у такті ТЗ або TW – для індикації кінця циклу шини. Коли керування шиною здійснює ЦП, ці виводи є входами.

RQ/GT0 – вхід/вихід використовується для запиту/надання доступу до локальної шини ЦП, коли співпроцесору потрібно переслати операнд. Цей вивід може бути використаний для запиту/надання доступу іншому процесору, що пов'язаний з АСП по лінії RQ/GT1. Послідовність взаємодії АСП зі ЦП по лінії RQ/GT0 полягає в наступному: 1) співпроцесор надсилає запит центральному процесору у формі негативного імпульсу тривалістю, рівному одному періоду CLK, коли йому необхідна локальна шина або коли він одержує запит по лінії RQ/GT1 від іншого процесора; 2) співпроцесор очікує сигналу (негативного імпульсу) надання шини від ЦП і, одержавши його, у наступному такті починає пересилання операнда по шині або в цьому же такті передає цей сигнал по лінії

RQ/GT1 іншому процесору, що запросив доступ; 3) співпроцесор формує відповідний негативний імпульс центральному процесору тривалістю, рівної одному періоду CLK. після завершення пересилання операнда або по одержанню відповідного імпульсу по лінії RQ/GT1 від іншого процесора.

RQ/GT1 – вхід – вихід, сигнал запиту/надання шини для зв'язку співпроцесора з іншим процесором, що використовує локальну шину. Якщо співпроцесор не управляє локальною шиною в момент приходу запиту по лінії RQ/GT1 від іншого процесора, те цей запит передається із запізнюванням на один такт CLK- Сигнал надання шини від ЦП і відповідний сигнал про завершення доступу іншим процесором також передаються співпроцесором із затримкою на один такт CLK- Якщо співпроцесор управляє локальною шиною, то послідовність його взаємодії з іншим процесором по лінії.

RQ/GT1 полягає в наступному:

1) процесор надсилає запит про надання шини співпроцесору у формі негативного імпульсу тривалістю, рівному одному періоду CLK;

2) під час найближчого такту Т4 або Т1 співпроцесор посилає сигнал підтвердження (у формі негативного імпульсу тривалістю, рівному одному періоду CLK) процесору, що запросив, що свідчить про звільнення локальної шини співпроцесором і переході його в стан очікування сигналу завершення використання шини від процесора, що запросив;

3) після завершення використання шини процесор, що запросив, посилає негативний імпульс тривалістю, рівному одному періоду CLK, співпроцесору, що у наступному такті відновляє роботу з локальною шиною.

QS1, QS0— вхідні сигнали коду стану черги команд. Вони дозволяють співпроцесору стежити за станом черги команд ЦП для того, щоб синхронізувати початок виконання чергової команди. Стан черги кодується в такий спосіб:

QS1 QS0 = 00 – черга не змінилася;

QS1 QS0 = 01 – перший байт команди взятий із черги;

QS1 QS0 = 10 – черга реініціалізувалась (порожня);

QS1 QS0 = 11 – черговий байт команди взятий із черги.

INT – вихідний сигнал запиту переривання, що вказує на виникнення незамаскованої виняткової ситуації. Звичайно цей вивід підключається до входу контролера переривань.

BUSY – вихідний сигнал зайнятості; сигнал BUSY=1 указує на те, що співпроцесор виконує команду. Цей вивід з'єднується з виводом TEST ЦП, забезпечуючи тим самим синхронізацію його роботи й співпроцесора. У випадку виникнення незамаскованої виняткової ситуації сигнал BUSY залишається активним (BUSY = 1) доти, поки прапор виняткової ситуації не буде скинутий.

READY – вхідний сигнал готовності від зовнішніх пристроїв. Сигнал RDY підтвердження готовності від пам'яті або ВУ синхронізується тактовим генератором, що формує сигнал READY для АСП і ЦП.

RESET-Вхідний сигнал скидання (початкової установки), що встановлює співпроцесор у початковий стан. Тривалість сигналу RESET = = 1 повинна становити не менш чотирьох періодів CLK-

CLK – вхідний сигнал тактової частоти від генератора тактових імпульсів, що здійснює тимчасову синхронізацію роботи співпроцесора. Припустимий діапазон частот 2-5 Мгц.

GND – виводи для заземлення.