гос / sp-lect (1)

Для зберігання безпосереднього операнда в адресній частині коду команди виділяється поле відповідної довжини, тому такі команди при довгих операндах мають довгий машинний код.

Будь який, але тільки один з операндів у вище розглянутих прикладах регістрової адресації, та операнд-приймач у вище розглянутих прикладах безпосередньої адресації може розміщуватися в пам’яті. Адресація операндів у пам'яті, до якої ми переходимо, є більш складною.

3.4.4Адресація операндів у пам’яті

Узагальному випадку адреса операнда у пам’яті зазначається у вигляді виразу Selector : [ Base + Index* Scale + Displacement ] у якому квадратні дужки

«[ ]» і символ «:» позначають спеціальні адресні операнди.

В під режимі сумісності режиму IA-32e, в реальному і захищеному

режимі Base, Index, Scale і Displacement можуть бути наступними

Рисунок 3.10

Зміщення (Displacement) може бути 8/16/32-розрядним числом зі знаком (im8/im16/im32). Рисунок 3.11 демонструє узагальнену схему адресації IA-32.

Якщо ESP або EBP використовуються в ролі базового регістра, то селектор сегмента береться мікропроцесором за замовчуванням з регістра SS, у всіх інших випадках – з DS. Тому ім'я сегментного регістра можна не вказувати окрім тих випадків, коли потрібно явно адресуватися щодо конкретного сегмента.

Рисунок 3.11

Відмінності адресації у довгому 64-бітному режимі Intel64 від адресації IA-32 полягає в наступному:

1.Селектори (сегментні регістри) не використовуються і адреса операнда у пам’яті зазначається у вигляді [ Base + Index* Scale + Displacement ]

2.У ролі базового (Base) та індексного (Index) регістру додатково можуть використовуватися 32-розрядні регістри R8D-R15D.

3.У ролі базового (Base) регістру можуть використовуватися усі 64- розрядні регістри загального призначення, а у ролі індексного (Index) –

усі 64-розрядні РЗП окрім RSP. Одночасне (змішане) використання 32-

розрядних і 64-розрядних регістрів не припустимо.

4.Можливо використання адресації[ RIP + Displacement ] з 32-х розрядним

Displacement, яке при додаванні до RIP знаково розширюється до 64-х біт. Всі способи адресації операндів у пам’яті є окремими випадками загальної схеми Selector : [ Base + Index* Scale + Displacement ] . Будь яка адреса формується вибором відповідного елемента в множинах «Base», «Index»,

«Scale» і «Displacement».

3.4.4.1 Базова адресація

При такому типі адресації адреса операнда перебуває в регістрі загального призначення. Для синтаксичного позначення такого типу адресації використовується адресний оператор [], тобто ім'я базового регістра (Base)

розміщується в квадратних дужках. Наприклад, команда mov ax,[rbx] виконує пересилання в регістр AX, слова з адреси, що дорівнює числу у регістрі RBX.

В під режимі сумісності режиму IA-32e, в реальному і захищеному режимі в формуванні адреси також приймає участь селектор в сегментному регістрі. Наприклад, команда mov ax,[ebx] виконує пересилання в регістр AX, слова з адреси, що дорівнює числу у регістрі ЕBX і селектором в регістрі DS (тут за замовчуванням). Зазначимо, що команда mov ax,[ebx], тобто з використанням у ролі базового 32-розрядного регістру припустима і в 64- розрядному режимі.

3.4.4.2 Базова адресація зі зміщенням

Цей вид адресації є розширенням базової адресації. До значення, що міститься в базовому регістрі можна додавати зміщення (Displacement). Синтаксично цей спосіб адресації позначається символом „+”. Наприклад, команда mov ax,[rbx+1] виконує пересилання в регістр AX, слова з адреси на одиницю більшої, ніж число в регістрі RBX.

3.4.4.3 Індексна адресація з масштабуванням

Синтаксично цей спосіб адресації позначається множенням індексного регістра (Index) на масштабний коефіцієнт (Scale), що дорівнює 1, 2, 4 або 8 (відповідно до розміру в байтах апаратно підтримуваних типів даних). У ролі індексного регістру може виступати будь-який 32/64-розрядний регістр загального призначення окрім ESP і RSP. Наприклад, команда mov ax,[rbx*2] виконує пересилання в регістр AX, слова, з адреси в 2 рази більшої ніж число в регістрі RBX.

3.4.4.4 Індексна адресація з масштабуванням і зміщенням

Цей вид адресації є розширенням адресації з масштабуванням. До значення, що розміщується в індексному регістрі (Index) після множення його на масштабний коефіцієнт можна додавати ще й зміщення (Displacement). Синтаксично цей спосіб адресації також позначається символом „+”.

Наприклад, команда mov ax,[rbx*2+1] виконує пересилання в регістр AX, слова, з адреси на 1 більше ніж подвоєне число, що розміщується в регістрі

RBX.

3.4.4.5 Базово-індексна адресація

Цей тип адресації схожий на базову адресацію зі зміщенням, якщо вважати що значення зміщення вже задається не числом, а ім'ям регістру загального призначення. Синтаксично цей спосіб адресації позначається “+” між іменами базового й індексного регістра. Можливими комбінаціями в парах Base+Index можна обирати будь-який з 32/64-розрядних РЗП крім пар ESP+ESP і RSP+RSP. Наприклад, команда mov ax,[rbx+rsi] виконує пересилання в регістр AX, слова, з адреси, що дорівнює сумі чисел в регістрах RBX і RSI.

3.4.4.6 Базово-індексна адресація зі зміщенням

Цей тип адресації є розширенням базово-індексної адресації, тепер до пари Base+Index ще можна додати й зміщення (Displacement). На прикладі цього типу адресації продемонструємо різні синтаксичні форми запису адреси. Наведені нижче 4 команди еквівалентні:

mov ax,[rbx+rdi+2]

mov ax,[rbx][rdi+2]

mov ax,[rbx+2][rdi]

mov ax,2[rbx][rdi]

При обчисленні адреси буде виконане додавання значень регістрів RBX і RDI, а до результату ще додано 2.

3.4.4.7 Базово-індексна адресація з масштабуванням

Цей вид адресації є черговим розширенням базово-індексної адресації. Наступні команди еквівалентні

mov ax,[rbx+rdi*2]

mov ax,[rbx][rdi*2]

mov ax,[rdi*2][rbx]

При обчисленні адреси буде виконано додавання значення регістра RBX і подвоєного значення регістра RDI.

3.4.4.8 Базово-індексна адресація з масштабуванням і зміщенням

Це сама повна схема адресації, у якій задіяні всі складові Base, Index, Scale і Displacement. Різні синтаксичні форми запису адреси

mov ax,[rbx+rdi*2+1]

mov ax,[rbx][rdi*2+1]

mov ax,[rbx+1][rdi*2]

mov ax,1[rbx][rdi*2]

mov ax,1[rdi*2][rbx]

При обчисленні адреси буде виконане додавання значення регістра RBX і подвоєного значення регістра RDI, а потім до результату ще додано 2.

3.4.4.9 Пряма адресація

Це найпростіший тип адресації операнда в пам'яті, тому що адреса розміщується безпосередньо в машинному коді команди й ніяких обчислень мікропроцесору виконувати не треба. Для позначення адреси пам'яті також використовується індексний оператор асемблера квадратні дужки „[ ]”,

наприклад, mov ax, ds:[0000h] або mov bx, es:[0100h],

Така форма прямої адресації використовується, як правило, тільки в реальному режимі за необхідності звернутися безпосередньо за певною

фізичною адресою пам'яті, і при цьому явно повинен зазначатися сегментний регістр. Зазвичай всім областям пам'яті, які використовуються програмою, привласнюються символічні імена, якими оперує програма, зокрема це змінні, визначені в секціях даних та/або констант.

Використання в програмах символічних імен змінних – це завуальована форма прямої адресації. Якщо використовуються символічні імена змінних, то транслятор «бачить» у якій секції вони визначені і їх тип, що дозволяє йому обчислити у процесі трансляції значення адрес, які відповідають змінним програми, і сформувати машинний код команди.

3.4.5Оператор уточнення типу покажчика на пам’ять

Вдеяких випадках при адресації пам’яті можливо неоднозначне трактування команди, наприклад, як транслятор має розуміти команду mov [esi],5 ? Скільки байтів розміщувати і пам’яті за адресою в регістрі ESI з

урахуванням того, що константа 5 може бути подана як байтом, так і словом або подвійним словом ?

Для уточнення типу операндів у пам’яті використовується оператор PTR, який має вигляд <тип> PTR <операнд>. Вираз <тип> може зазначатися синонімами (Таблиця 3.1), які відповідають директивам ініціалізації і резервування пам’яті або зазначатися іменем типу, визначеного за допомогою

TYPEDEF.

Асемблер зв’язує з кожним символічним іменем атрибут типу, що дозволяє йому контролювати апаратну сумісність даних, а щодо логічної інтерпретації – йому байдуже. Якщо операнд задається символічним іменем, то транслятор, спираючись на атрибут типу операнда, може видавати попередження про невідповідність розмірів операндів.

Наприклад, команди mov еax,х та mov х,еax будуть правильними, за умови якщо змінна х визначена за допомогою директив DD/DWORD/SDWORD/REAL4. А як бути, якщо потрібно обробити, наприклад, молодший байт або молодше слово цієї змінної, а транслятор не сприймає команди mov al,x та mov ax,x попереджаючи про невідповідність типів ?

На допомогу приходить оператор PTR, який, за необхідності, також можна використовувати для пере визначення типу операндів у пам’яті, і «домовитися» з асемблером можна записавши попередні команди як mov

al,byte ptr x та mov ax,word ptr x.

Символічне ім’я змінної являє собою число, значення якого дорівнює адресі комірки пам’яті, з якої починається розміщення змінної. До адреси пам’яті, тобто до імені змінної, можна додавати або вираховувати з неї інші числа, і використовуючи оператор PTR можна отримати доступ до будь якої складової частини багато байтових даних.

Приклад. В секціях даних визначені наступні змінні

зазначених комірках пам’яті наступні значення: 8811h в Y1, 2233h в Y2, 77881122h в Z, де 11h, 22h, 33h і.т.д. це відповідні байти змінних Х1 та Х2.

X1 X2

Отже байти, що складають слова 8811h, 2233h та подвійне слово 77881122h хоча і належать різним змінним, але в пам’яті розміщуються поряд. Таким чином, адресуватися потрібні дані можуть зі зміщенням (позитивним чи негативним) відносно адрес Х1 або Х2. Так як пересилання з пам’яті в пам’ять командою MOV виконати неможливо, то операцію потрібно виконувати через буферний регістр. Реалізувати це можна, наприклад, таким чином:

mov ax,word ptr X1+3

mov Y1,ax

mov ax,word ptr X1+1

mov Y2,ax

mov eax, dword ptr X1+2

mov Z,eax

3.5 Система команд процесору

При описі синтаксису машинних команд використовуються спеціальні позначення для операндів:

∙ imm – безпосередній операнд (число);

Кожна наступна група команд зображених на рисунку в порядку зліва направо розширюватиме наші можливості щодо програмування процесору.

3.5.1 Команди загального призначення

3.5.1.1Команди переміщення даних

Вгрупі команд переміщення можна виділити декілька підгруп

Рисунок 3.13 Ця група команд надзвичайно важлива, бо робота з мікропроцесором без

більшої частини команд цієї групи стає неможливою. Ці команди дозволяють завантажувати операнди з пам’яті для їх подальшої обробки і зберігати результати в пам’яті, переміщувати значення поміж регістрами і пам’яттю, працювати зі стеком і адресами.

3.5.1.1.1 Команди пересилання

C основною командою пересилання MOV ми познайомилися раніше при розгляді способів адресації операндів машинних команд. Знайомство з командами MOVSX і MOVZX логічніше відкласти до розгляду групи арифметичних команд, а знайомство із командою CMPXCHG і групою команд CMOVcc – до розгляду команд передачі керування.

3.5.1.1.2 Команди обміну

У першому випадку використовується чотири команди і чотири звертання до пам’яті не залежно від розташування операндів у пам’яті. У другому випадку задача вирішилася за три команди при двох звертаннях до пам’яті, користуючись тим, що операнди розміщено у сусідніх комірках. У третьому випадку використовується три команди при трьох звертаннях до пам’яті не залежно від розташування операндів у пам’яті.

Приклад. Подання чисел у little-endian та big-endian, доступ до старшої