31) Мультивибратор на логических элементах.

Автоколебательная схема мультивибратора строится на основе двух инвертирующих логических элементов, соединенных перекрестной цепью положительной обратной связи через дифференцирующие цепи (рисунок 3.15).

При высоком уровне напряжения на выходе элемента DD1.1 через его выходное сопротивление и резисторы R1 и R1’ происходит заряд конденсатора С1. Ток заряда создает экспоненциально спадающее напряжение на резисторах R1 + R1’, т.е. на входе DD1.2. Пока это напряжение выше порога отпирания DD1.2, на его выходе будет низкий логический уровень. В это же время конденсатор C2 разряжается через низкое выходное сопротивление DD1.2 и резистор R2, создавая на входеDD1.1 отрицательный экспоненциальный импульс (рисунок 3.16).

 

Рисунок 3.15                                                                 Рисунок 3.16

Регенеративное опрокидывание схемы происходит, когда напряжение на входе DD1.2 достигает порога срабатывания. После этого роли элементов схемы меняются местами. Длительность рассматриваемого полупериода определяется следующим образом:

t₁  τ₁  ln(U¹/U_П) = C1(R1+R1’)  ln(U¹/U_П) , (3.16)

где U¹ – максимальное напряжение на выходе логического элемента. Его величина зависит от технологии изготовления и серии микросхем, использованных для построения мультивибратора. Обычно для микросхем, изготовленных по технологии ТТЛШ U¹составляет от 2,4 до 4,2 В, а величина порога срабатывания U_П – 1,2…1,4 В.

32)Мультивибратор на базе операционного усилителя.

Конденсатор С и резисторы R1, R2 образуют интегрирующую RC-цепь: при заряде конденсатора открыт диод V1, ток проходит через R1, при разряде — открыт V2, ток идет через R2. Источником напряжения E является входная цепь ОУ. Компаратор выполнен на ОУ с положительной обратной связью через цепь R3R4. При переключении компаратора на его выходе происходит коммутация цепей заряда и разряда конденсатора C, то есть ОУ выполняет сразу несколько функций: источника напряжений разряда и заряда конденсатора, компаратора и ключа.

33)Триггер с раздельным управлением – схема, принцип действия.

Триггером называют  устройство,  обладающее двумя состояниями устойчивого равновесия и способное  под  воздействием  внешних  сигналов скачком переходить из одного состояния в другое.Условное графическое обозначение триггера с раздельной установкой 0 и 1 или RS-триггера приведено на рис.1. Триггер имеет 2 входа и 2 выхода: Вход S -установки 1;

Вход R - установки 0;

Выход Q- прямой;

Выход - инверсный.

Данный триггер строится на

двух логических элементах ИЛИ-НЕ. Схема триггера и временные диаграммы, поясняющие его работу, приведены на рис.2.В

момент включения питания (t = 0) триггер установился в состояние 0 (Q=0, =1), т.к. на егоS – входе 0, а на R – 1. При подаче на вход S сигнала 1 (R=0) на прямом выходе появляется 1 (на инверсном 0), т.е. триггер устанавливается в состояние 1. При подаче на вход R сигнала 1 на выходах Q = 0, = 1 триггер в состоянии 0. Изменения состояния триггера в соответствии с временными диаграммами можно проследить и по его схеме (Рис.2а). Анализируя работу схемы при различных значениях сигналов на входах S и R, можно обнаружить, что комбинация S=1, R=1 приводит к нарушению логики работы триггера, поэтому должна быть исключена возможность её появления. Основные режимы работы триггера представлены в таблице 1.На практике часто RS-триггеры строятся на элементах И-НЕ. При этом изменение состояния триггера будет происходить при подаче на соответствующий вход 0, а не единицы. Поэтому у такого триггера информационные входы обозначаются как инверсные, а запрещенной является комбинация R=0, S=0. Схему, временные диаграммы и таблицу истинностиRS – триггера на элементах И – НЕ изучить самостоятельно в часы самостоятельной работы.

Рассмотренные варианты триггеров являются асинхронными. Более высокой помехоустойчивостью обладают синхронные RS-триггеры (RSC-триггеры). Схема такого триггера и его условное обозначение приведены на рис.3.

Синхронный RS-триггер отличается от асинхронного наличием С-входа для синхронизирующих (тактовых) импульсов. Он состоит из асинхронного (рис.3б) и двух логических элементов на входе. При С=0 входные логические элементы блокированы, их состояния не зависят от сигналов на S и R - входах и соответствуют 0. RS-триггер будет в режиме хранения записанной информации. При С=1 входные логические элементы открыты для восприятия информационных сигналов и передачи их на входы асинхронного триггера.

Таким образом, синхронный RSC-триггер при наличии разрешающего сигнала на С-входе работает по правилам для асинхронного триггера.