logic4(уплотнен)
.doc
Завдання 4.
Дослідити схему непріоритетного шифратора, наведену на рисунку 1.7. Заповнити таблицю відповідності (зразок таблиці відповідності для шифратора 8х3 наведено у таблиці 1.6).
Рисунок 1.7 – Схема шифратора 8х3, побудованого на елементах АБО
Таблиця 1.6 – Шаблон таблиці відповідності шифратора 8х3
Позиційний код Входи |
Двійковий код Виходи |
|||||||||
X7 |
X6 |
X5 |
X4 |
X3 |
X2 |
X1 |
X0 |
y2 |
y1 |
y0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
|
|
|
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
|
|
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
|
|
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
|
|
|
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
|
|
|
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
Завдання 5.
Дослідити схему приоритетного шифратора 4х2, наведену на рисунку 1.8 б та порівняти його роботу з роботою шифратора, реалізованого за допомогою схеми, наведеною на рисунку 1.8 а.
а б
Рисунок 1.8 – Схеми шифраторів 4х2, побудованих на логічних елементах: непріоритетного (а) – на елементах АБО, пріоритетного (б) – на І-НЕ.
Заповнити таблиці відповідності (зразок таблиці відповідності для шифратора 4х2 наведено у таблиці 1.7).
Таблиця 1.7 – Шаблон таблиці відповідності шифраторів 4х2
Позиційний код Входи |
Двійковий код Виходи |
||||
X3 |
X2 |
X1 |
X0 |
Y1 |
Y0 |
0 |
0 |
0 |
1 |
|
|
0 |
0 |
1 |
0 |
|
|
0 |
1 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
|
|
а
Позиційний код Входи |
Двійковий код Виходи |
||||
X3 |
X2 |
X1 |
X0 |
Y1 |
Y0 |
0 |
0 |
0 |
* |
|
|
0 |
0 |
1 |
* |
|
|
0 |
1 |
* |
* |
|
|
1 |
* |
* |
* |
|
|
б
Підключити до схеми генератор двійкових слів та аналізатор сигналів, як показано на рисунку 1.9, і отримати часову діаграму роботи шифратора в режимі послідовного перебору вхідного позиційного коду.
Рисунок 1.9 – Схема дослідження часової діаграми шифратора 4х2
Завдання 6.
Дослідити схему перетворювача кодів для 7-сегментного індикатора, наведену на рисунку 1.10. Для дослідження роботи схеми необхідно подати на входи дешифратора-перетворювача числові значення від 0 до 9 у двійково- десятковому коді.
Рисунок 1.10 – Схема перетворювача кодів для 7-сегментного індикатора
Заповнити таблицю істинності дешифратора - перетворювача кодів (зразок таблиці істинності наведений у таблиці 1.8).
Таблиця 1.8 – Шаблон таблиці істинності перетворювача кодів
числовий двійково-десятковий код |
виходи перетворювача кодів / входи індикатора |
число на інди-каторі |
|||||||||
Х3 |
Х2 |
Х1 |
Х0 |
a |
b |
c |
d |
e |
f |
g |
|
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
0 |
0 |
1 |
0 |
|
|
|
|
|
|
|
|
0 |
0 |
1 |
1 |
|
|
|
|
|
|
|
|
0 |
1 |
0 |
0 |
|
|
|
|
|
|
|
|
0 |
1 |
0 |
1 |
|
|
|
|
|
|
|
|
0 |
1 |
1 |
0 |
|
|
|
|
|
|
|
|
0 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
Зміст звіту.
1. Найменування та мета роботи.
2 Схеми шифраторів і дешифраторів.
3 Результати досліджень: таблиці істинності/відповідності.
4 Результати вимірювань: часові діаграми.
5 Висновки.
Контрольні питання.
1 Дайте визначення дешифратора.
2 Дайте визначення шифратора.
3 Скільки дешифратор має входів, як що він має 10 виходів?
4 Дешифратор має 3 входи, скільки в нього виходів?
5 Як дешифратори і шифратори позначаються на схемах.
Література.
1 Ю.П. Колонтаєвський, А.Г. Сосков, “Промислова електроніка та мікросхемотехніка: теорія і практикум.».- К.: «Каравела», 2003. – 368 с.
2 Б.А. Калабеков, И.А.Мамзелев, «Цифровые устройства и микропроцессорные системы»: учебник для техникумов связи.-М.»Радио и связь», 1987. – 400 с.
3 В.І. Бойко, А.М. Гуржій та ін., Схемотехніка електронних систем: у 3 кн. Кн.2. Цифрова схемотехніка: Підручник – 2-ге вид., допов. і переробл. – К.: Вища шк., 2004. – 423 с.