IBM370

ботает. и сигналы в выходных линиях синхронизации и измерения отсутствуют. В этом состоя-

нии кнопки “Пуск” и “Стоп” не действуют.

В мультипроцессорной системе процессор, перешедший в состояние “стоп при сбое”, выда-

ет запрос на внешнее прерывание для оповещения о сбое всех соединенных с ним процессо-

ров.

12.5.Условия прерывания от схем контроля машины

Сбои оборудования и другие ситуации, вызывающие прерывания от схем контроля, назы-

ваются условиями прерывания от схем контроля машины. различаются два основных типа условий: подавляемые и неотложные.

Подавляемые условия

Подавляемыми условиями называются такие условия, которые не влияют на способность процессора выполнять последовательную обработку. Действие подавляемого условия может быть задержано до тех пор, пока не завершится выполнение текущей команды, и в большин-

стве случаев даже дольше, причем такая задержка обработки не будет влиять на целостность работы процессора. Имеются три типа подавляемых условий: восстановление, оповещение и подавляемое нарушение. В каждом типе различается один или несколько подклассов.

Сбой аппаратуры, который удалось успешно исправить или обойти без нарушения целост-

ности системы, определяет условие восстановления. Для ряда моделей и типов сбоя некото-

рые условия восстановления могут не приниматься во внимание и не регистрироваться. реги-

стрируемые условия этого типа объединяются в один подкласс, называемый системным вос-

становлением.

Условия прерывания от схем контроля, не связанные непосредственно со сбоем аппарату-

ры, называются условиями оповещения. Условия данного типа разделяются на два подкласса:

ухудшение характеристик и предупреждение.

Сбой аппаратуры, приводящий к нарушению целостности процесса в системе, но не влия-

ющий непосредственно на последовательную работу процессора, определяет условие, назы-

ваемое условием подавляемого нарушения. Подавляемые нарушения делятся на три подклас-

са в соответствии с затронутыми процессами: нарушение в таймере, нарушение в средствах отсчета времени и внешнее нарушение.

Неотложные условия

Неотложные условия прерывания свидетельствуют о том, что произошло прямое наруше-

ние работы процессора и нормальное выполнение команды или прерывания нельзя продол-

жать. Неотложные условия разбиваются на два подкласса: нарушение обработки команды и нарушение в системе.

Сбой, который не удается локализовать, установив его связь с определенным процессом,

квалифицируется как нарушение в системе.

311

12.6.Прерывание от схем контроля машины

Прерывание от схем контроля машины представляет собой средство сообщения о сбое оборудования и о некоторых внешних помехах; при этом программа получает информацию о масштабах вызванного нарушения, о его месте, а также о причине, которая его вызвала.

Действия при прерывании

При прерывании от схем контроля машины текущее PSW, содержащее информацию о точ-

ке прерывания, запоминается в ячейке с адресом 48 как старое PSW прерывания от схем кон-

троля; кроме того, в память записывается расширенная информация о прерывании от схем контроля, включающая содержимое всех управляющих регистров, общих регистров, регистров с плавающей точкой, таймера CPU, компаратора, а также региональный код и адрес ячейки памяти с ошибкой. Затем запоминается код прерывания от схем контроля (MCIC), состоящий из

8 байтов. Новое PSW выбирается из ячейки с адресом 112. Дополнительно перед запоминани-

ем кода прерывания может быть выполнена одна или несколько процедур регистрации при ап-

паратном контроле. Аппаратно формируемые адреса, используемые при прерывании для об-

ращений к старому и новому PSW, к коду прерывания и расширенной информации о прерыва-

нии, а также к области фиксированной регистрации, представляют собой реальные адреса.

Адрес области расширенной регистрации также является реальным адресом. Если код преры-

вания от схем контроля не может быть успешно записан или не может быть успешно выбрано новое PSW, процессор переходит в состояние “стоп при сбое” при условии, что бит управления состоянием “стоп при сбое” равен единице.

Подавляемое условие может вызвать прерывание от схем контроля только в том случае, ко-

гда разряд 13 в PSW и маска соответствующего подкласса одновременно равны единице. Пре-

рывание от схем контроля, вызванное подавляемым условием, не прекращает выполнения те-

кущей команды; такое прерывание осуществляется после того, как закончится нормальным об-

разом выполнение текущей команды и при необходимости произойдет программное прерыва-

ние или прерывание при обращении к супервизору. Никакие программные прерывания или прерывания при обращении к супервизору не отменяются. Если подавляемое условие преры-

вания от схем контроля возникает во время выполнения системной операции, например, при продвижении таймера, то прерывание будет иметь место после завершения этой операции.

Неотложное условие может вызвать прерывание от схем контроля только в том случае, ко-

гда разряд 13 в PSW равен единице. Прерывание прекращает выполнение текущей команды и может отменить программное прерывание или прерывание при обращении к супервизору, одно из которых могло бы произойти в результате продолжения выполнения команды. Выполнение необходимых этапов прерывания, включая запоминание старого PSW и диагностической ин-

формации, зависит от характера сбоя. Если неотложное условие возникает во время выполне-

ния системной операции, например, при продвижении таймера, то эта последовательность не обязательно будет завершена.

312

Если разряд 13 в PSW равен нулю и возникает неотложное условие, последующие дей-

ствия зависят от значения бита “стоп при сбое” (разряд 0 управляющего регистра 14). Если этот бит равен нулю, условие прерывания сохраняется в ожидании обработки и предпринима-

ется попытка завершить выполнение текущей команды и перейти к следующей команде. Если бит управления состоянием “стоп при сбое” равен единице, обработка немедленно прекраща-

ется и процессор переходит в состояние “стоп при сбое”. В зависимости от модели и серьезно-

сти ошибки процессор может перейти в состояние “стоп при сбое”, даже если бит состояния

“стоп при сбое” равен нулю.

Аналогично, если во время выполнения прерывания, вызванного неотложным условием,

обнаруживается еще одно неотложное условие, последующие действия зависят от значения бита управления состоянием “стоп при сбое”. Если этот бит равен единице, процессор перехо-

дит в состояние “стоп при сбое”, если же он равен нулю, предпринимается попытка продолже-

ния работы, а условие сохраняется в ожидании последующего прерывания. Если неотложное условие обнаруживается во время выполнения прерывания, вызванного подавляемым услови-

ем, регистрируется также нарушение в системе.

Неотложные условия прерывания от схем контроля, которые были оставлены в ожидании обработки в период, когда бит “стоп при сбое” был равен нулю, сохраняются и после того, как указанный бит становится равным единице, и не вызывают в этом случае переход процессора в состояние “стоп при сбое”.

Если подавляемое условие прерывания от схем контроля обнаруживается в период, когда соответствующее прерывание замаскировано, это условие сохраняется в ожидании обработки.

Условие восстановления, обнаруженное во время выполнения процедуры прерывания, вы-

званной предыдущим условием прерывания от схем контроля, может быть либо объединено с другими условиями, либо не принято во внимание, либо оставлено в ожидании обработки. По-

давляемое условие прерывания от схем контроля никогда не вызывает перехода процессора в состояние “стоп при сбое”.

Независимо от числа обнаруженных условий храниться в ожидании обработки может только одно условие прерывания от схем контроля для каждого подкласса.

Прерывания от схем контроля машины могут произойти только при наличии условия преры-

вания того подкласса, для которого процессор не замаскирован. Сохраняемые ждущими усло-

вия, которые относятся к другим подклассам, могут быть также выявлены в процессе того же самого прерывания, несмотря на то, что процессор замаскирован для этих подклассов. Все условия, выявляемые при прерывании, затем сбрасываются.

Условия прерывания от схем контроля обрабатываются одинаково как в состоянии “счет”,

так и в состоянии “ожидание”. В состоянии “ожидание” условие прерывания от схем контроля,

для которого процессор не замаскирован, вызывает немедленное прерывание.

Машинные ошибки, возникшие в режиме покомандной работы, обрабатываются так же, как и в режиме автоматической работы, т.е. выполняются восстановление, аппаратная регистра-

313

ция и прерывание от схем контроля, если все эти действия разрешены. Машинные ошибки,

возникшие во время операции ручного управления, такой, например, как сброс системы, уста-

новка адреса команды для сравнения или запись в память, могут вызвать условие восстанов-

ления в системе. Если произошло нарушение, которое нельзя исправить или обойти, процес-

сор переходит в состояние “стоп при сбое”.

Каждый раз делается попытка ограничить побочные эффекты любого условия и связанного с ним прерывания. Обычно не затрагиваются прерывания ввода-вывода и от внешних источни-

ков, а также работа ввода-вывода по передаче данных и продвижение таймера. Однако сбой может повлиять на эти процессы и в случае, если бит 13 в текущем PSW равен единице, пре-

рывание от схем контроля может прекратить процесс смены PSW, вызванный прерыванием другого типа. В таких случаях делается указание о нарушении в системе.

Точка прерывания

Благодаря наличию аппаратных контрольных точек в моделях с аппаратным повторением прерывание от схем контроля, возникшее в результате неотложного условия, может указывать точку в цикле восстановления, предшествующую ошибке.

Кроме того, в модели может быть заложена некоторая возможность выборка точки внутри цикла восстановления, на которую будет указывать прерывание. В некоторых случаях от выбо-

ра точки зависит, какое состояние может быть отмечено как допустимое.

Проходимая в ходе обработки точка, которая указывается с помощью прерывания и исполь-

зуется машиной для определения индикации достоверности записанного в память состояния,

называется точкой прерывания.

Только определенные проходимые в ходе обработки точки могут являться точками преры-

вания. Для подавляемых машинных ошибок точка прерывания. должна располагаться после завершения одного элемента операции, включая возможное программное прерывание или прерывание при обращении к супервизору, и до начала следующего элемента операции.

Неотложные условия прерывания, обработка которых задерживается (т.е. условия, для ко-

торых прерывания от схем контроля были запрещены, а позднее разрешены), могут вызывать прерывание только в тех же самых точках, что и подавляемые условия. Если же задержка об-

работки неотложного условия отсутствует, то точка прерывания также может находиться после завершения элемента операции, но перед тем местом, где произойдет возможное программ-

ное прерывание или прерывание при обращении к супервизору, связанное с операцией. В этом случае достоверным PSW, по определению, считается то. которые было заслано в ячейку ста-

рого PSW для программного прерывания или прерывания при обращении к супервизору. Даже если совокупное состояние может быть указано как достоверное, фиксируется нарушение, так как прерывание, связанное с операцией, потеряно.

Замечания по программированию

Если возникает неотложное условие прерывания от схем контроля, то степень нарушения,

которая должна быть указана при прерывании, зависит от выбора точки прерывания. По воз-

314

можности стремятся выбирать точку прерывания так, чтобы указываемые нарушения были ми-

нимальными. Вообще говоря, предпочтение отдается точке прерывания, которая непосред-

ственно предшествует ошибке. Если точка прерывания выбрана после связанного с операцией программного прерывания или прерывания при обращении к супервизору, то нарушение не может быть отнесено к конкретной программе, и делается указание о нарушении в системе.

Если полная информация о состоянии, которая запоминается в результате появления неот-

ложного условия, не относится к одной и той же точке, то по возможности предпринимается по-

пытка выбрать точку прерывания так, чтобы адрес команды в старом PSW от схем контроля был достоверным.

Регистрация при аппаратном контроле

Запись зависящей от модели информации в основную память по сигналу от схем контроля называется регистрацией при аппаратном контроле. Различаются четыре типа регистрации:

синхронная фиксированная, асинхронная фиксированная, синхронная расширенная и асин-

хронная расширенная.

Если регистрация при аппаратном контроле происходит во время прерывания от схем кон-

троля, она называется синхронной. Если регистрация выполняется в отсутствие прерывания от схем контроля или же регистрация и прерывание отделены друг от друга периодом выполне-

ния или повторения команды, регистрация называется асинхронной.

Информация при регистрации может быть записана в одну из двух областей памяти или в обе эти области. Одна область, имеющая начальный адрес 256 и длину 96 байтов, называется

областью фиксированной регистрации. Дополнительно задается область расширенной реги-

страции при аппаратном контроле (MCEL). Начальный адрес области MCEL определяется со-

держимым управляющего регистра 15. Наличие средства расширенной регистрации и длина

MCEL зависят от модели.

Для того чтобы сохранить первоначальные условия прерывания от схем контроля, в некото-

рых моделях перед началом процедуры автоматического восстановления в процессоре произ-

водится асинхронная регистрация. В зависимости от модели регистрация может выполняться перед восстановлением, после него или до восстановления и после него. В последнем случае информация может быть записана в ту же часть области регистрации или в разные ее части.

Расширенная информация о прерывании от схем контроля

Расширенная информация о прерывании от схем контроля состоит из семи полей, заполня-

емых во время прерывания от схем контроля. Каждому из этих полей соответствует свой бит достоверности, находящийся в коде прерывания от схем контроля. Если по какой-либо причине в память вообще невозможно записать какое-либо поле или невозможно записать его правиль-

но, то соответствующий бит достоверности устанавливается равным нулю.

Средства отсчета времени. Если в установке имеются системные средства отсчета вре-

мени, то при любом прерывании от схем контроля содержимое компаратора и таймера CPU

записываются в память как часть расширенной информации о прерывании. Содержимое ком-

315

паратора запоминается в двойном слове с адресом 224. Содержимое таймера CPU запомина-

ется в двойном слове с адресом 216.

Адрес ячейки памяти с ошибкой. Если зафиксирована неисправимая ошибка в памяти, ис-

правимая ошибка в памяти или неисправимая ошибка в ключе памяти, то адрес ячейки памяти с ошибкой запоминается в битах 8–31 слова с адресом 248. Биты 0–7 этого слова устанавли-

ваются равными нулю. В случае ошибки в памяти запоминаемый адрес может быть адресом любого байта в пределах контролируемого блока. В случае неисправимой ошибки в ключе па-

мяти запоминаемый адрес может быть адресом любого байта в пределах 2048-байтвого блока памяти, связанного с ошибочным ключом памяти. Если ошибка обнаружена более чем в одной ячейке памяти до того, как произошло прерывание, адрес ошибки может быть адресом любой из ошибочных ячеек. Запоминаемый адрес является абсолютным адресом, т.е. адресом, полу-

ченным после применения динамической переадресации и операции смещения с помощью префикса, если таковая имеет место.

Региональный код. В слове с адресом 252 запоминается зависящая от модели информа-

ция, которая более конкретно определяет место ошибки. Например, это может быть зависящий от модели адрес блока системы, который вызвал внешнее нарушение или сообщение о вос-

становлении.

Область сохранения регистров. При всех прерываниях от схем контроля содержимое ад-

ресуемых регистров последовательно записывается в память. Содержимое регистров с пла-

вающей точкой, которые имеют адреса 0, 2, 4 и 6, запоминается в области с начальным адре-

сом 352. Если средство обработки чисел с плавающей запятой отсутствует, содержимое этой области при прерывании не изменяется. Содержимое общих регистров 0–15 запоминается в области с начальным адресом 384, а содержимое управляющих регистров 0–15 – в области с начальным адресом 448. Информация, записываемая для битов управляющих регистров, ко-

торые не связаны с имеющими в системе средствами, непредсказуема.

Код прерывания от схем контроля

Код прерывания от схем контроля (MCIC) представляет собой поле длиной 8 байтов с начальным адресом 232. Его формат показан в таблице 12.2.

Таблица 12.2

Код прерывания от схем контроля (MCIC)

¦DDRDDD¦0¦GW¦00000¦BD¦ECE¦0¦PSMAAC¦0¦PRRGT¦

316

В биты кода прерывания от схем контроля, которые не используются вообще или не задей-

ствованы в конкретной модели, записываются нули.

Подклассы условий прерывания

Биты 0–5, 7 и 8 указывают, какими условиями вызвано прерывание от схем контроля. В по-

ле подклассов по меньшей мере один бит будет равен единице. Если произошло несколько ошибок, то несколько битов могут быть установлены равными единице.

Нарушение в системе (SD). Если бит 0 равен единице, это означает, что произошло нару-

шение, которое нельзя отнести ни к одному из менее серьезных подклассов нарушений и ни к одной из групп таких подклассов.

Нарушение при обработке команды (PD). Если бит 1 равен единице, то это означает, что сбой был обнаружен во время обработки команды. Точный смысл значения бита 1 зависит от установки бита возврата (разряд 14).

Если бит возврата равен единице, то достоверный адрес команды в старом PSW и другая сохраненная информация о состоянии машины указывают на начало элемента операции,

предшествующего точке, в которой, возможно, произошло нарушение. Если бит возврата равен единице и совокупное состояние указано как достоверное, то это означает, что машина осуще-

ствила успешный возврат к контрольной точке, предшествующей сбою. и никакого нарушения не произошло.

Если бит возврата равен нулю, то достоверный адрес команды указывает на начало коман-

ды, содержащей элемент операции, который идет после элемента операции, подвергшегося нарушению. Чтобы нарушение было определено как нарушение при обработке команды, между командой с нарушением и точкой прерывание не должно быть какого-нибудь другого прерыва-

ния или команды ЗАГРУЗКА PSW, а степень нарушения должна относиться к одной или не-

скольким из следующих категорий:

1. Область нарушения все еще содержит недопустимый код контролируемого блока.

317

2.Область нарушения находится в поле операнда команды, в которое заносится результат операции.

3.Область нарушения находится в общих регистров, регистрах с плавающей точкой, управ-

ляющих регистрах или PSW.

Восстановление в системе (SR). Если бит 2 равен единице, то это означает, что сбои хоть и были обнаружены, но их удалось успешно устранить или обойти без потери целостности си-

стемы. Сбой в процессоре может вызвать сообщение о восстановлении в системе только в том случае, если процессор успешно завершил операцию или элемент операции, в котором был обнаружен сбой. Некоторые нарушения, обнаруженные в операциях ввода-вывода, могут в до-

полнение к прерыванию ввода-вывода вызвать условие восстановления в системе. Указание о том, что имеет место восстановление в системе, не подразумевает логической достоверности содержимого памяти или достоверности содержимого полей, в которые выполняется запись при прерывании от схем контроля. Наличие и возможности восстановления в системе зависят от модели.

Нарушение в таймере (TD). Если бит 3 равен единице, то это означает, что нарушение произошло в интервальном таймере или в ячейке с адресом 80.

Нарушение в средствах отсчета времени (CD). Если бит 4 равен единице, то это означа-

ет, что нарушение возникло либо в часах, либо в таймере CPU, либо в компараторе. Условие нарушения в средствах отсчета времени появляется всякий раз, когда:

1.Часы переходят в состояние “выключены”.

2.Часы переходят в состояние “неисправны”.

3.Часы не находятся в состоянии “неисправны”, но при выполнении команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ обнаруживается ошибка, дающая признак результата 2. Это приводит также к нарушению при обработке команды.

4.Таймер CPU находится в состоянии ошибки, а прерывания от таймера CPU не замаски-

рованы. В некоторых моделях нарушение может фиксироваться и в том случае, когда преры-

вания от таймера замаскированы.

5. Таймер CPU находится в состоянии ошибки при выполнении команды ЗАПИСЬ В ПАМЯТЬ ЗНАЧЕНИЯ ТАЙМЕРА CPU. В этом случае фиксируется также нарушение при обра-

ботке команды.

6. Компаратор находится в состоянии ошибки, а прерывания от компаратора не замаскиро-

ваны. В некоторых моделях нарушение может фиксироваться и в том случае, когда прерыва-

ния от компаратора замаскированы.

7. Компаратор находится в состоянии ошибки во время выполнения команды ЗАПИСЬ В ПАМЯТЬ ЗНАЧЕНИЯ КОМПАРАТОРА. В этом случае фиксируется также нарушение при обра-

ботке команды.

Внешнее нарушение (ED). Если бит 5 равен единице, то это означает, что нарушение про-

изошло в канале, контроллере, устройстве переключения каналов или в другом внешнем по

318

отношению к процессору устройстве или блоке памяти во время операций, не связанных непо-

средственно с процессором. Сбои, обнаруженные в канале, рассматриваются как внешнее нарушение только в том случае, когда канал не может сообщить о себе посредством прерыва-

ния ввода-вывода. В зависимости от модели и от типа и характера ошибки вместо внешнего нарушения может указываться нарушение в системе.

Ухудшение характеристик (DG). Если бит 7 равен единице, то это означает, что имело ме-

сто продолжительное снижение производительности системы, причем более серьезное, чем то, которое имеет место, когда указывается восстановление в системе. Об ухудшении может сообщаться в том случае, когда количество условий восстановления в системе превышает не-

который установленный предел или кода происходит отключение блока системы.

Наличие и возможности сообщения об ухудшении характеристик зависят от модели.

Предупреждение (W). Если бит 8 равен единице, то это означает, что в некоторой части си-

стемы существует опасность нарушения. Например, параметры электропитания близки к кри-

тическим или происходит ухудшение работы системы охлаждения. Возможности распознава-

ния предупреждения зависят от модели.

Момент прерывания

Биты 14 и 15 в коде прерывания от схем контроля указывают, в какой момент по отношению к ошибке произошло прерывание.

Возврат (В). Если бит 14 равен единице, то это означает, что точка прерывания находится

ваппаратной контрольной точке, предшествующей точке ошибки. Этот бит имеет смысл только

втом случае, когда бит нарушения при обработке команды также равен единице. Наличие и возможности указания о возврате зависят от модели.

Замечания по программированию

Состояние возврата рассматривается как нарушение при обработке команды, а не как вос-

становление в системе, поскольку сбой не удалось обойти и при продолжении обработки ко-

манды произошло бы нарушение.

Задержка (D). Если бит 15 равен единице, то это означает. что некоторые или все условия прерывания от схем контроля были ранее задержаны в ожидании обработки, так как прерыва-

ния соответствующих типов были замаскированы во время обнаружения ошибки.

Типы ошибок в памяти

Биты 16–18 в коде прерывания от схем контроля используются для указания о том, что в основной памяти обнаружен недопустимый или корректируемый код контролируемого блока

(CBC) или что в ключе памяти обнаружен недопустимый CBC. Если указано, что поле адреса ошибочной ячейки памяти является достоверным, то в этом поле содержится либо адрес байта в контролируемом блоке памяти, либо адрес байт в 2048-байтовом блоке, связанном с оши-

бочным ключом области памяти. Поле подклассов в коде прерывания от схем контроля указы-

вает, как часть системы подверглась воздействию недопустимого CBC. Если ошибки в памяти,

обнаруженные при операциях ввода-вывода, указываются с помощью прерываний ввода-

319

вывода, то они могут либо не вызвать прерывания от схем контроля, либо же рассматриваться как восстановление в системе. Ошибки CBC в памяти или в ключе памяти, обнаруженные в предварительно выбранных или неиспользуемых данных, фиксируются в зависимости от мо-

дели.

Неисправимая ошибка в памяти (SE). Если бит 16 равен единице, то это означает, что кон-

тролируемый блок в основной памяти содержит недопустимый CBC.

Исправимая ошибка в памяти (SC). Если бит 17 равен единице, то это означает, что кон-

тролируемый блок в основной памяти содержал корректируемый CBC и что часть, представ-

ляющая собой данные, была исправлена перед тем, как она была использована процессором или каналом. Допустимый CBC в контролируемом блоке восстанавливается в зависимости от модели. Наличие и возможности исправления ошибок в памяти зависят от модели.

Неисправимая ошибка в ключе памяти (KE). Если бит 18 равен единице, то это означает,

что ключ памяти содержит недопустимый CBC.

Замечания по программированию

Биты типов ошибок в памяти сами по себе не указывают, что произошло нарушение, по-

скольку обнаруженная ошибка могла не повлиять на результат. Область системы, на которую повлияла ошибка в памяти, описывается битами подклассов совместно с битами типов ошибок в памяти.

Биты достоверности в коде прерывания от схем контроля

Биты 20–31, 46 и 47 в коде прерывания являются битами достоверности. Каждый бит ука-

зывает достоверность определенного поля в основной памяти. За исключением бита логиче-

ской достоверности памяти (бит 31), каждый бит связан с некоторым полем, запоминаемым во время прерывания от схем контроля. Если бит достоверности равен единице, то это означает,

что соответствующее поле является достоверным по отношению к указанной точке прерывания и что при записи данных в память не было обнаружено ошибок. Если бит равен нулю, то могли иметь место одно или несколько следующих условий: исходная информация была неправиль-

ной, в исходной информации был недопустимый CBC, дополнительные сбои были обнаружены во время запоминания информации, информация вообще не была записана в память или же была записана только частично. даже если информация является непредсказуемой, машина по возможности попытается обеспечить информацию в памяти допустимым CBC и таким образом уменьшить вероятность дополнительных машинных ошибок.

Достоверность битов EMWP в PSW (WP). Если бит 20 равен единице, то это означает правильность содержимого разрядов 12–15 старого PSW прерываний от схем контроля.

Достоверность масок и ключа защиты в PSW (MS). Если бит 21 равен единице, то это означает правильность содержимого всех битов старого PSW прерывания от схем контроля, не относящихся к коду прерывания, коду длины команды, полю EMWP, адресу команды, признаку результата и маске программы.

320