Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ТСвИС / арифметические операции и их реализация в ЭВМ.doc
Скачиваний:
178
Добавлен:
28.05.2015
Размер:
429.06 Кб
Скачать

Практическая работа № 2

Подготовка к выполнению практической работы

  1. Изучить описание практической работы.

  2. Ответить на все контрольные вопросы.

  3. Произвести синтез параллельного АЛУ по варианту (таблица 3).

  4. Разработать функциональную схему параллельного АЛУ.

  5. Разработать алгоритмы выполнения операций.

  6. Выполнить операции над двоичными данными (кодами), согласно списка указанного в таблице вариантов (таблица 3).

Порядок выполнения работы

  1. Произвести исследование i-го разряда комбинационной части АЛУ.

  2. Произвести исследование АЛУ.

Отчет должен содержать

  1. Функциональную схему АЛУ со списком операций и таблицей значений управляющих сигналов.

  2. Таблицу установки признаков.

Контрольные вопросы

  1. Назовите этапы синтеза АЛУ?

  2. Назначение АЛУ.

  3. Для чего служат флаговые регистры?

  4. Как производится запись признаков во флаговый регистр?

  5. Назначение буферных регистров А и А’ , В и В’ в схеме АЛУ?

  6. Для чего используется схема MS при синтезе АЛУ?

  7. Как производится использование сумматора при выполнении арифметической операции сложения?

  8. Как используется сумматор при выполнении арифметической операции вычитания?

  9. Как используется сумматор при выполнении арифметической операции декремент?

  10. Как используется сумматор при выполнении арифметической операции инкремент?

Варианты индивидуальных заданий

Таблица 3.

N/N

n/n

Число

Разрядов АЛУ

Список команд

Коды операндов

А

В

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

3

4

2

4

2

3

4

3

4

2

3

2

4

2

3

4

3

4

2

4

3

А+В, А-1, А-В, AB,

А-1, АVB, А/B, A+B+1, В

A-B, B-1, B+1, , А

A-B+1, AB, ,

B-1, A+B, , A

В+1, А-В, АВ,А

А+В, А-В, В-1, А/В, В

А-1, А+В+1, АVB, A

А-В, А+В+1, В+1, , В

В-1, А+В+1, , В

А-1, А+В-1, ,,

В-1, А+В+1, А/В, А

В+1, А-В+1, AB,

А-В, А+В+1, В+1, , В

В+1, А-В, А+В, В

А+В, А-В, В+1, ,

А+1, А-В-1, АВ,, А

В-1,А+В+1, А/В, В

А-В,А+В+1, АVВ, А-В,В

А-1, А+В+1, ,AB,А

А+1, А+В-1, VВ, А

011

0110

01

0111

10

011

1110

011

1111

11

111

01

0101

11

011

1010

011

0011

11

0111

101

011

0111

11

0011

01

101

0010

011

0101

10

010

01

0111

10

011

0101

110

0101

01

0011

011

Практическая работа № 2

АЛУ

С ускоренным переносом

Цель работы: Изучить основные принципы построения сумматоров, получить навыки в разработке и исследовании сумматоров.

Основные теоретические сведения

Выделяя суммирование в качестве элементарной операции, мы понимаем под этим термином простое арифметическое сложение двух чисел, представленных одинаковой системой счисления, позиционным способом с естественными весами разрядов, с одинаковым количеством разрядов в каждом из чисел и с запятой, фиксированной в одном и том же месте. Полная операция сложения, выполняемая арифметическим устройством как самостоятельное законченное действие, в общем случае состоит из нескольких элементарных операций, среди которых имеется и суммирование. Усложнение по сравнению с простым суммированием получается за счет того, что числа могут быть различных знаков, что представлены они, возможно, в системе с плавающей запятой и по другим подобным причинам.

Рассмотрим функциональную схему АЛУ на примере простейших операций - арифметических операций над числами с фиксированной запятой и логическими кодами. Структура АЛУ будет понятна, если предварительно рассмотреть задачу сложения двух двоичных чисел. Например, необходимо сложить два числа: 00111 и 01101.

первое число 00111

+

второе число 01101

перенос 1111

результат 10100

Операция сложения выполняется последовательно начиная с младшего разряда и завершается сложением старших разрядов. При сложении может возникать перенос, который должен учитываться в следующем разряде. Так, в рассматриваемом примере перенос возник при сложении младших разрядов и учитывался при сложении в следующем разряде. В свою очередь, в этом разряде также возник перенос 1+0+1 (перенос из младшего разряда). В третьем справа разряде также возник перенос, который учитывался в следующем разряде и т. д. Таким образом, при сложении двух чисел сумматор должен начинать сложение, начиная с младшего разряда, при сложении должна формироваться сумма и перенос в следующий разряд. При сложении всех последующих разрядов должен учитываться перенос из предыдущего разряда. Для выполнений операций суммирования в i-ом разряде (i=0,n-1) при суммировании n-разрядных чисел может быть использована комбинационная схема с тремя входами и двумя выходами.

По функциям полученным в разделе 2 данного методического указания (1) и (2) построена схема i-го разряда сумматора.

ai ai bi bi Pi+1 Pi+1

&

&

&

&

1


&

&

&

1


Рис.1 Схема i-го разряда сумматора

Для ускорения суммирования необходимо сократить вторую составляющую выражения (1), что может быть сделано с помощью специальной схемы – генератора ускоренного переноса.

Рассмотрим схему ускоренного переноса на конкретном примере.

В таблице 1 указаны возможные значения сигналов на входе одноразрядного сумматора и соответствующие им значения выходных сигналов – суммы Сi и переноса в следующий разряд pi

Таблица 1.

N

сост.

Входы

Выходы

А

В

Pi+1

Pi

C

0

1

2

3

4

5

6

7

0

1

0

1

0

1

0

1

0

0

1

1

0

0

1

1

0

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

0

1

1

0

1

0

0

1

Вес

1

2

4

Целю данной практической работы является получение систем булевых функций, которые бы позволили построить схему формирующую сигнал переноса параллельно в каждом разряде.

Для четырехразрядного сумматора можно записать следующую схему функций:

P4 = g4Vq4P5

P3 = g3 V q3 P4 = g3 V q3 (g4 V q4P5) = g3 V g4q3 V q3q4P5

(4)

P2 = g2 V q2P3 = g2 V q2 g3 V q2q3g4 V q2q3q4 P5

P1 = g1 V q1P2 = g V q1g2 V q1q2g3 V q1q2q3g4 V q1q2q3q4 P5

На рисунке 2 приведена схема четырехразрядного параллельного сумматора со схемой ускоренного переноса, построенной по формулам (4).

P5

& 1P4

g4

А4 =1 C4

=1

В4

& q4

А3

&

q3 &

В3

=1 С3 Р3

=1 & 1

g3

А2

&

q2

В2 &

=1 С2

=1 &

& 1 Р2

g2

А1

&

q1 & 1 Р1

В1

=1 C1 &

=1

&

g1

&

Рис.2 Схема четырехразрядного параллельного сумматора со схемой ускоренного переноса.