КОИ в двух направлениях и по одному направлению в конкретный момент времени.

Аналогичная структура “мультиплексор – демультиплексор” находит применение и в других системах.

Демультиплексоры с успехом применяются также при трассировке данных и таковых импульсов, в качестве преобразователей последовательного кода в параллельный и т.п.

Задание для самоконтроля

1.Сформулируйте понятия процессов мультиплексирование и демультиплексирование.

2.Какие устройства в интегральной схемотехнике реализуют процессы мультиплексирования и демультиплексирования?

3.Вспомните УГО, определение и принцип действия мультиплексора.

4.Какое количество адресных входов должен иметь мультиплексор 2→1 , 4→1 , 8→1 и 16→1?

5.Какие входы мультиплексора 8→1 будут соединены с входом при наличии следующих двоичных кодов на адресных входах: 010;101;011;110;001 при разрешающем сигнале на входе стробирования и его отсутствии?

6.Какие сигналы необходимо подать на адресные и

стробирующие входы ИМСК555КП2, чтобы соединить D1.0 c

Y0 , D3.0 c Y0 , D0.1 c Y1 , D2.1 c Y1 ?

7.Какие входы мультиплексоров (см. рис. 3.6 и рис. 3.7) будут соединены с выходом Y при наличии на адресных входах следующих двоичных кодов: 001101; 011110; 100101; 101110; 110010 (при E =1 и E = 0 для рис 3.6)?

8.Приведите примеры применения мультиплексоров.

9.Какие устройства ТТЛ и КМОП выполняют функции

демультиплексоров?

64

10.Какой вход ТТЛ дешифратора используется как информационный при реализации им процесса демультиплексирования?

11.Чем объясняется возможность использования КМОПмультиплексора как мультиплексордемультиплексор?

12.Постройте на мультиплексорах 8→1 в соответствии с табл. 1.4 схему преобразования двоично-десятичного кода в

13. Спроектируйте схемы на мультиплексорах с числом адресных линий, на единицу меньшим количества входных переменных, реализующие следующие функции:

y = x2 x1x0 + x2 x1x0 ; y = x3 x2 x1 + x2 x1x0 ; y = x2 x0 + x1x0 ;

y = x2 x1x0 + x3 x1 ; y = x3 x2 + x3 x1 + x3 x0 .

14.Спроектируйте схемы на мультиплексорах 8→1 со стробирующим входом, реализующие следующие функции:

y = x4x3x0 +x3x1x0 +x4 x1x0 +x2x1x0 ,

y= x2 x1x0 + x3 x1x0 + x4 x1x0 .

4.ЦИФРОВЫЕ КОМПАРАТОРЫ

4.1.Условное графическое обозначение, принцип действия

Цифровые компараторы – устройства, выполняющие

сравнение двух чисел, заданных в двоичном (двоично-десятичном) коде. В зависимости от схемного решения компараторы могут определять равенство А=В (А и В – независимые числа с равным количеством разрядов) либо вид неравенства A<B и A>B. Результат сравнения отображается соответствующим логическим уровнем на выходе.

65

Два n – разрядных двоичных числа равны, когда попарно равны между собой все разряды этих чисел. Если, например, числа А и В – четырехразрядные, то признаком их равенства будет А3=В3, А2=В2, А1=В1 и А0=В0. Неравенство A>B обеспечивается в четырех случаях: когда A3>B3, А3=В3 и A2>B2; А3=В3, А2=В2 и A1>B1; А3=В3,

А2=В2, А1=В1, и A0>B0.

Очевидно, что для выполнения неравенства A<B достаточно поменять местами А и В.

Цифровые четырехразрядные компараторы выпускаются отечественной промышленностью в виде самостоятельных изделий. Примером может служить микросхема (рис. 4.1), которая имеет четыре входа А0…А3 для подачи двоичного кода первого числа и четыре входа В0…В3 для подачи двоичного кода второго числа, три входа каскадирования A<B, А=В, A>B и три информационных выхода, предназначенных для выдачи результатов сравнения двух четырехзначных чисел А и В с условиями A<B, А=В, A>В.

Сравнение осуществляется путем формирования трех функций FA<B ,FA=B ,FA>B , принимающих лог. “1” при выполнении соответственно условий A<B, А=В, A>В и лог. “0” в противном случае. Выражения для указанных функций имеют вид

FA<B = A3B3 (A3 B3 )A2B2 (A3 B3 )(A2 B2 )A1B1

с помощью которой сравниваются младшие разряды в числах А и В.

66

Рис. 4.1. Условное графическое обозначение ИМС К564ИП2 (а) и таблица истинности (б)

Использование этих переменных позволяет осуществить расширение разрядности ИСК564ИП2 до любой необходимой величины. На рис. 4.1,а показано условное графическое обозначение ИСК564ИП2, где А0 – А3 – код сравниваемого числа A, В0 – В3 – код сравниваемого числа В. Работа ИС поясняется таблицей истинности (рис. 4.1,б).

В ТТЛ цифровые компараторы представлены ИМС К555СП1, которая по УГО и функционированию аналогична рассмотренной выше К564ИП2.

4.2. Наращивание цифровых компараторов

Одна ИМС компаратора К564ИП2 позволяет сравнить и отобразить на выходе равенство или неравенство двух двоичных или двоично-десятичных слов разрядностью не более четырех. Если необходимо сравнить два слова, имеющих разрядность более четырех, ИМС К564ИП2 можно наращивать без дополнительных

67

логических элементов с помощью специальных входов каскадирования (А<B, A=B, A>B). На рис. 4.2 приведена функциональная схема цифрового компаратора для сравнения двух двенадцатиразрядных слов на ИМС К564ИП2.

Рис. 4.2. Функциональная схема цифрового компаратора для сравнения двух двенадцатиразрядных слов A и B на ИМС К564ИП2

Двенадцатиразрядные входы данных трех ИМС образуют параллельные двенадцатиразрядные шины данных. Каскадирование ИМС осуществляется путем последовательного соединения информационных выходов А<B, A=B, A>B предыдущих схем с соответствующими входами каскадирования А<B, A=B, A>B последующих схем. Входы каскадирования ИМС, сравнивающей младшие разряды слов, устанавливаются в соответствии с условием А=В (рис. 4.2), то есть входы А<B и A>B соединяются с общей точкой схемы (лог. “0”), а ход А=В – c «+» источника питания

(лог. “1”).

Возможно параллельное включение схем компораторов при их наращивании (рис. 4.3) для обеспечения большего быстродействия.

68