Параллельные (многоразрядные), в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование;

2.4.По способу организации переноса[3][4]

С последовательным переносом (Ripple-carry adder);

С ускоренным групповым переносом (Carrylookahead adders);

Сумматор с условным сложением (Conditional sum adder);

Рис.1. Логическая схема трёхступенчатого сумматора на двух полусумматорах и логическом элементе 2ИЛИ

С сохранением переноса (Carry-save adder).

3.Двоичный сумматор

Двоичный сумматор может быть определён тремя способами:

1.табличным, в виде таблицы истинности,

2.аналитическим, в виде формулы (СДНФ),

3.графическим, в виде логической схемы.

Так как формулы и схемы могут преобразовываться, то, одной таблице истинности двоичного сумматора могут соответствовать множества различных формул и схем. Поэтому, с точки зрения получения результата без учёта времени, табличный способ определения двоичного сумматора является основным. Обычное табличное и обычное формульное задание сумматора не учитывают времена задержек в реальных логических элементах и не годятся для определения быстродействия реальных сумматоров.

СДНФ суммы по модулю 2:

Si = f(x2; x1; x0) = (x2 x1 x0) _ (x2 x1 x0) _ (x2 x1 x0) _ (x2 x1 x0)

СДНФ бита переноса:

Pi = f(x2; x1; x0) = (x2 x1 x0) _ (x2 x1 x0) _ (x2 x1 x0) _ (x2 x1 x0)

Схема, которая обеспечивает сложение двух однобитных чисел А и В называется полусумматором. Полусумматор имеет 4 сигнальных линии: два входа для сигналов, представляющих одноразрядные двоичные числа А и В, и два выхода: сумма А и В по модулю 2 (S) и сигнал переноса (P). При этом S наименее значимый бит, а P наиболее значимый бит.

Объединив два полусумматора и добавив дополнительную схему ИЛИ, можно создать трёхступенчатый полный сумматор с дополнительным входом Pi-1 (на рисунке 1), который принимает сигнал переноса из предыдущей схемы. Первая ступень на полусумматоре осуществляет сложение двух двоичных чисел и вырабатывает первый частный бит переноса, вторая ступень на полусумматоре осуществляет сложение результата первой ступени с третьим двоичным числом и вырабатывает второй частный бит переноса, третья ступень на логическом элементе 2ИЛИ вырабатывает результирующий бит переноса в старший разряд. Время выполнения операции сложения в сумматоре на рис.1 равно 3dt, где dt — время задержки в одном типовом логическом элементе. Время вычисления суммы по модулю 2 равно 2dt, время вычисления переноса равно 3dt.

Схема полного сумматора может быть использована в качестве «строительных блоков» для построения схем многоразрядных сумматоров, путём добавления одноразрядных полных сумматоров. Для каждой цифры, которую схема должна быть в состоянии обрабатывать, используется один полный сумматор.

Двоичный одноразрядный полный сумматор является полной тринарной (трёхоперандной) двоичной логической функцией с бинарным (двухразрядным) выходом. Все три операнда и оба выходных разряда однобитные.

Может быть построен как тринарная (трёхоперандная) двоичная логическая функция с бинарным выходом[6] с временем выполнения операции сложения 2dt, но, для уменьшения аппаратных затрат, обычно строится трёхступенчатым, состоящим из трёх узлов: двух полусумматоров, которые являются полными бинарными (двухоперандными) двоичными логическими функциями с унарным выходом и логического элемента «2ИЛИ».