Древс Системы реалного времени технические и программные средства 2010

время может быть довольно велико (2n периодов тактовых импульсов для n-разрядного преобразователя при входном сигнале, близком по уровню к величине полного диапазона преобразования).

В модифицированном варианте АЦП последовательного счета – так называемом «следящем» АЦП – используется реверсивный счетчик. Схема сравнения выдает разные сигналы в зависимости от соотношения между входным сигналом и выходным напряжением ПКН ( с точностью до величины кванта). В зависимости от знака рассогласования между ивх и иПКН импульс, поступающий на вход счетчика, либо суммируется с его содержимым, либо вычитается из него.

Для реализации метода последовательного приближения необходим цифро-аналоговый преобразователь типа «код – напряжение». Обычно преобразователи этого типа выполняют по параллельной схеме: преобразование во всех разрядах происходит одновременно с учетом «веса» разряда. Если на вход такого ПКН подается код

N= an2n 1 + an 12n 2 + ... + a22 + a1

имаксимальному значению кода Nmax = 2n 1 2n соответствует

выходное напряжение иmax, то коду N будет соответствовать на-

пряжение

иПКН = Nиmax/Nmax иmax(an2 1 + an 12 2 + ... + a22 (n 1) + a12 n).

Видно, что выходной сигнал состоит из n слагаемых, каждое из которых имеет свой коэффициент деления, определяемый номером данного разряда.

Последнее соотношение реализуется двумя способами: 1) матрицей с полным набором весовых сопротивлений и 2) матрицей с двумя весовыми сопротивлениями.

В первом случае весовые сопротивления выбираются равными Rх2n i. На рис. 4.8, а приведена схема такого ПКН. Входной код поступает на разрядные триггеры Тг1, Тг2, ..., Тгn, управляющие разрядами ПКН через двухпозиционные ключи. Если в i-м разряде кода имеется 1, то ключ Ki подсоединит резистор Rх2n i к входу суммирующего ОУ. В противном случае этот вход будет заземлен.

111

емкости вызывают появление выбросов выходного напряжения. Выброс максимальной амплитуды до 50% значения полной шкалы происходит, когда ключи всех разрядов срабатывают одновременно (например, при переходе от кода 011...1 на код 100...0). Выброс может длиться несколько сотен наносекунд и в быстродействующих схемах нужно предусматривать в составе таких ЦАП специальные сглаживающие устройства.

Преобразователь с промежуточным преобразованием напряжения во временной интервал. Схема преобразователя такого типа изображена на рис. 4.9, а; временная диаграмма его работы показана на рис. 4.9, б.

а

б

Рис. 4.9

113

Такой ПНК состоит из преобразователя временного интервала в код и двух дополнительных узлов: генератора пилообразного напряжения ГПН и схемы сравнения СС, выполняющих преобразование напряжения во временной интервал.

Импульс запуска по ступает на ГПН, который начинает вырабатывать пилообразное напряжение Uп; одновременно импульс запуска с помощью триггера Тг открывает элемент И и импульсы ГИ поступают на счетчик Сч. В момент равенства Uп и Ux срабатывает схема СС, формируя признак конца временного интервала. Соответствующий импульс ставит триггер Тг в нулевое состояние, и импульсы ГИ перестают поступать на счетчик (работа преобразователя временного интервала в код была рассмотрена выше).

Для рассмотренного типа преобразователя справедливо соотношение:

где Uп0 – начальный уровень пилообразного напряжения; a – скорость изменения напряжения. Так как при Ux = Uп имеем t = Tx , то из (4.3) можно найти значение искомого временного интервала:

Если не учитывать погрешности преобразования временного интервала в код, то из (4.4) следует, что выходной код

N = Tx/ tги= (Ux Uп0)/atги,

где tги – период следования импульсов ГИ.

Интегрирующие преобразователи. В преобразователе такого типа использовано накопление заряда конденсатором при протекании среднего тока, поступающего на аналоговый вход. Этот заряд сравнивается с зарядом, обеспечиваемым эталонным током, после чего анализируются соответствующие временные соотношения. Простота интегрирующих преобразователей обеспечивает им наилучшее соотношение между высокой точностью и малой стоимостью по сравнению с любыми аналого-цифровыми устройствами.

Наиболее совершенным является метод двойного, или компенсационного интегрирования. Традиционная структура интегрирующих АЦП содержит два основных блока: аналоговый, выпол-

114

няющий преобразование входного напряжения в длительность временного интервала, и цифровой, обеспечивающий измерение временного интервала и формирования сигналов управления аналоговым блоком. Структурная схема такого преобразователя приведена на рис. 4.10; временные диаграммы – на рис. 4.11.

Рис.4.10

Рис. 4.11

Импульс запуска поступает в момент времени t0 и, воздействуя на триггер Тг1, с его помощью открывает ключ K1, после чего преобразуемое напряжение Ux подается на вход интегратора Инт.

115

Выходное напряжение интегратора изменяется по следующему закону:

где RC – эквивалентная постоянная времени интегратора. Выходное напряжение интегратора подается на один их входов схемы сравнения СС, на второй вход которой подается постоянное напряжение U0. До начала интегрирования Uинт < U0, а в процессе интегрирования Uинт растет. В момент времени t1 напряжение Uинт становится равным U0 и схема сравнения срабатывает. Выходной импульс схемы СС (выход 1) перебрасывает триггер Тг3, в результате чего открывается элемент И и импульсы генератора ГИ начинают поступать на счетчик Сч. Интегрирование напряжения Ux производится в течение фиксированного промежутка времени t = t2 t1. Конец этого временного интервала фиксируется счетчиком, который в момент времени t2 выдает импульс переполнения, поступающий на триггеры Тг1 и Тг2.

К моменту времени t2 напряжение на выходе интегратора достигает величины

t

U2 U0 RC1 2Uxdt . (4.5)

t1

Вследствие появления импульса переполнения счетчика Сч и переброса триггеров Тг1 и Тг2 ключ К1 закрывается, а ключ К2 открывается; при этом вход интегратора переключается с напряжения Ux на напряжение Uэ , имеющее полярность, обратную полярности напряжения Ux . После момента t2 импульсы генератора ГИ продолжают поступать на счетчик Сч, а напряжение на выходе интегратора начинает уменьшаться по следующему закону:

Когда напряжение на выходе интегратора уменьшится до значения U0, схема сравнения перейдет в исходное положение и по

116

выходу 2 перебросит триггеры Тг2 и Тг3 в нулевое состояние. При этом сигнал с выхода триггера Тг2 разомкнет ключ К2 и напряжение Uэ отключится от входа интегратора, а сигнал с выхода триггера Тг3 запретит подачу импульсов ГИ на счетчик. В счетчике будет зафиксирован код N = T/ tги, где T – временной интервал между моментами t2 и t3.

Если (4.6) представить для момента времени t = t3, то получим:

1 t3

U3 U0 U2 RC Uхdt

t2

или, подставив значение U2 из (4.5),

Если считать, что напряжения Ux и Uэ постоянны во время интегрирования, то из (4.7) получим:

Ux(t2 t1) = Uэ(t3 t2),

а так как t2 t1 = 2ntги , где n – число разрядов в счетчике, то

N = (Ux / Uэ) 2n .

Можно отметить следующие положительные свойства этого типа ПНК:

а) получающийся в результате преобразования код прямо пропорционален входному напряжению;

б) медленные вариации частоты генератора и медленные изменения эквивалентной постоянной времени не сказываются на точности преобразования;

в) влияние всех видов помех во входном сигнале уменьшается; если время интегрирования выбрано равным периоду частоты питающей сети, то аддитивная сетевая помеха полностью подавляется, поскольку интеграл от синусоидальной функции в пределах периода равен нулю.

Основной недостаток преобразователей подобного типа состоит в том, что на результатах преобразования сказываются неидеальность интегратора (отклонение закона интегрирования от линейного) и появление дрейфа в его выходном напряжении.

117

4.4. Преобразователи напряжения в код, построенные по принципу поразрядного кодирования

Алгоритм работы преобразователей этого типа сводится к последовательному выполнению операции деления входного напряжения на эталонное напряжение старшего разряда, затем – полученного остатка на эталонное напряжение следующего разряда и т.д. Для двоичного кода i-й такт преобразования состоит в опреде-

лении разрядного коэффициента кода ai, удовлетворяющего соотношению

i 1

Uэтai 2 i Uвх Uэтaj 2 j . j 1

Генерируемое дискретное напряжение сходится к уровню входного аналогового сигнала путем ряда последовательных приближений, причем каждый шаг равен половине предыдущего шага (рис. 4.12).

Алгоритм последовательного приближения обычно реализуется сле-

Рис. 4.12 дующим схемным способом. Процессом аналого-цифрового преобразования управляет ре-

гистр последовательной аппроксимации РПА (он состоит из сдвигающего регистра Рг и триггеров памяти Тг1 – Тгn), ЦАП, формирующего выходной код, и логических схем управления).

Преобразование начинается с поступлением импульса запуска. Триггер старшего разряда Тгn устанавливается в 1, а все остальные

– в 0. Одновременно 1 записывается в сдвигающий регистр.

Если Uвх > Un = Uэт /2 (Un – входное напряжение ЦАП, соответствующее единице старшего разряда), то на выходе компаратора импульс отсутствует и 1 в Тгn сохранится. Если Uвх < Un, то выходной импульс компаратора через соответствующую схему И установит Тгn в состояние 0. Одновременно произойдет сдвиг в сдвигающем регистре и в следующий триггер памяти запишется 1. Та-

118

ким же образом выполняются все остальные циклы. Следует заметить, что регистры последовательной аппроксимации выпускаются в виде отдельных микросхем (типа К155ИР17).

Скорость АЦП последовательного приближения определяется временем срабатывания логических схем, внутреннего ЦАП и компаратора и при фиксированной частоте линейно зависит от числа разрядов. Этот способ обеспечивает недорогое при среднем (порядка 1 МГц) быстродействии техническое решение. Он использован в отечественных микросхемах типа К1108ПВ1 и К1108ПВ2 [5].

4.5. Преобразователи напряжения в код, построенные по принципу параллельного сравнения

Преобразователи параллельного сравнения обладают, в принципе, самым высоким быстродействием. Они построены на основе сетки разрешенных уровней напряжения. Эти напряжения формируются с помощью делителей эталонного напряжения Е. Каждое из опорных напряжений поступает на первые входы 2n 1 схем сравнения, а на все вторые входы этих схем подано входное напряжение Ux.

В качестве примера преобразователя такого типа рассмотрим микросхему К1107ПВ1. Функциональная схема этой БИС объединяет делитель опорного напряжения, 64 стробируемых компаратора напряжения КН (А0 – А63), синхронизирующие буферные каскады, логические схемы шифрации и управления, выходной буферный регистр Рг (рис. 4.13).

Делитель опорного напряжения представляет собой набор низкоомных резисторов с номиналами R = 1,04...1,24 Ом. Резисторы образуют шину деления опорного напряжения с двумя самостоятельными выводами 1 и 2. По выводу 1 возможно проведение коррекции напряжения смещения нуля на входе, а по выводу 2 – абсолютной погрешности преобразования в конечной точке шкалы.

Каждый из 64 КН обладает быстродействием порядка 7 нс (типовая задержка) и небольшим коэффициентом усиления. Перепад логических уровней на выходе составляет 200...400 мВ. Управле-

119

ние работой КН, логических элементов, буферного регистра осуществляется от одних и тех же тактовых импульсов ТИ.

Рис. 4.13

Выборка аналогового сигнала производится через 10...22 нс после появления фронта ТИ на соответствующем входе КН. Шифрация сигналов с выходов 64 КН проводится с момента поступления среза ТИ. Результат шифрации, который является также конечным результатом процесса кодирования, записывается в выходной буферный регистр с появлением фронта следующего ТИ. Задержка, вносимая буферным регистром, не превышает наименьшей длительности периода ТИ, равной 50 нс. Это делает возможным производить выборку аналогового сигнала одновременно с появлением на выходе АЦП результата преобразования. В тот момент, когда на выходе микросхемы появляется результат n-й выборки, на входе

120