3. Разработка структурной схемы эвм

Т.к. состав проектируемой ЭВМ уже определен в исходных данных, проектирование удобно будет начать с рассмотрения структурной схемы ЭВМ, а затем подробно рассмотреть ее отдельные части.

Согласно заданию, ЭВМ построена на основе общей шины. В данном случае все устройства вычислительной машины подключены к магистральной шине, служащей единственным трактом для потоков команд, данных и управления (рис.1). Наличие общей шины существенно упрощает реализацию ВМ, позволяет легко менять состав и конфигурацию машины. Благодаря этим свойствам шинная архитектура получила широкое распространение в мини и микро ЭВМ. Вместе с тем, именно с шиной связан и основной недостаток архитектуры: в каждый момент передавать информацию по шине может только одно устройство. Основную нагрузку на шину создают обмены между процессором и памятью, связанные с извлечением из памяти команд и данных и записью в память результатов вычислений. На операции ввода/вывода остается лишь часть пропускной способности шины. Практика показывает, что даже при достаточно быстрой шине для 90% приложений этих остаточных ресурсов обычно не хватает, особенно в случае ввода или вывода больших массивов данных.

шина

Рис.1. Структура вычислительной машины на базе общей шины

В целом следует признать, что при сохранении фон-неймановской концепции последовательного выполнения команд программы, шинная архитектура в чистом ее виде оказывается недостаточно эффективной. Более распространена архитектура с иерархией шин, где помимо магистральной шины имеется еще несколько дополнительных шин. Они могут обеспечивать непосредственную связь между устройствами с наиболее интенсивным обменом, например процессором и кэш памятью. Другой вариант использования дополнительных шин — объединение однотипных устройств ввода/вывода с последующим выходом с дополнительной шины на магистральную. Все эти меры позволяют снизить нагрузку на общую шину и более эффективно расходовать ее пропускную способность.

Ниже представлена структурная схема ЭВМ. Основной особенностью данной ЭВМ является ее двухшинная организация. В отличие от трехшинной организации, здесь шины данных и адреса объединены, поэтому адрес и данные могут передаваться только в разные моменты времени.

Рис.2. Структурная схема ЭВМ

Далее будет подробно рассмотрено назначение каждого узла и блока, а так же функции, которые они выполняют.

3.1 Центральный процессор

Центральный процессор состоит из двух основных частей: операционного блока и устройства управления. Также к составляющим частям процессора можно отнести арифметический сопроцессор и объединенный кэш команд и данных.

Операционный блок(ОБ) с помощью АЛУ, которая в нем содержится, выполняет арифметические и логические операции над поданными на вход операндами. Выбор конкретной операции из всех возможных для данного ОБ определяется кодом операции команды.

Состав ОБ:

• АЛУ Am29332 (32-разрядный)

• Регистровый файл Am29334 (2х16-разрядный)

• Входной регистр данных

• Выходной регистр данных и адреса

Микропрограммное устройство управления (МУУ) организует автоматическое выполнение программ (путем реализации функций управления) и обеспечивает функционирование ВМ как единой системы. Для пояснения функций МУУ ВМ следует рассматривать как совокупность элементов, между которыми происходит пересылка информации, в ходе которой эта информация может подвергаться определенным видам обработки. Пересылка информации между любыми элементами ВМ инициируется своим сигналом управления (СУ), то есть управление вычислительным процессом сводится к выдаче нужного набора СУ в нужной временной последовательности. Основной функцией УУ является формирование управляющих сигналов, отвечающих за извлечение команд из памяти в порядке, определяемом программой, и последующее исполнение этих команд. Кроме того, УУ формирует СУ для синхронизации и координации внутренних и внешних устройств ВМ.

Состав МУУ:

• Секвенсер микрокоманд Am29331

• Регистр команд

• Преобразователь начального адреса (ПНА)

• Микропрограммная память (МПП)

• Регистр микрокоманд

Арифметический сопроцессор(АС), представленный 32-разрядным параллельным умножителем Am29C323, служит для быстрого (ускоренного) выполнения операции умножения. АС получает операнды по локальной шине данных процессора, как из регистра входных данных, так и из регистрового файла. Взаимодействие микропроцессора и сопроцессора осуществляется по схеме последовательного выполнения операций, т. е. пока работает сопроцессор, то основной процессор ждет. Фактически арифметический сопроцессор является составной частью ОБ, т.к. и умножитель, и МПС управляются одним МУУ.

Для выполнения умножения необходимо загрузить во входные регистры умножителя операнды из шины данных (через регистр входных данных) либо из регистрового файла. После выполнения умножения полученное произведение из внутренних выходных регистров умножителя подается на вход регистра выходных данных, для последующей передачи на шину данных, либо сохраняется в РОН.

Кэшслужит буфером между процессором и оперативной памятью, который призван сократить среднее время доступа к памяти путем запоминания блоков ОП, к которым процессор вероятно будет обращаться в будущем. Подробно описание КЭШа приведено в четвертом пункте.

Архитектура ЦП (рис.3) характеризуется наличием конвейерной обработки как команд, так и микро команд. Передача данных между системной шиной адреса/данных и ЦП выполняются через регистр команд (РгК), регистровый файл (Am29334), регистр адреса и данных (РгД/А, входной и выходной). Микропрограммное управление организовано в конвейерную структуру: регистр на выходе микропрограммной памяти работает как конвейерный, обеспечивая одновременное функционирование операционной и управляющей частей микропроцессора, т.е. совмещение выборки и выполнения микрокоманд.

Рис. 3. Структурная схема процессора

Шлюз служит для распределения потоков данных в зависимости от типа операции, внутри шлюза находится преобразователь начального адреса, регистр команд и два селектора. Регистр команд — регистр-защелка загружающий данные при CLK= “L” и выводящий приCLK= “Н”. Селекторы (сел1 и сел2) служат для выбора источника адреса для регистрового файла и данных для АЛУ и умножителя, соответственно.

Для выработки адреса следующей микрокоманды схема управления последовательностью микрокоманд Am29331 задействует при ветвлении следующие источники: регистр микрокоманд, преобразователь начальных адресов микропрограмм (ПНА), флаги, получаемые на вход тестирования внешних условий и адрес многоканального ветвления. Дешифратор начальных адресов получает старшие разряды кода операции из регистра команд и путем их преобразования обеспечивает переход к микропрограмме каждой команды. Секвенсер микрокоманд формирует адрес следующей микрокоманды. Источником адреса, кроме выше названного, может также служить соответствующее поле микрокоманды.

Микропрограммная память служит, для хранения микрокоманд и является перепрограммируемой.

Функции, выполняемые процессорным элементом (ПЭ): арифметические и логические операции, сдвиговые операции, манипуляция с битами, хранение данных (в регистровом файле). Выбором инструкции, выбором источника, заданием байтовой ширины операндов и битового поля, управляет микрокоманда. Данные ПЭ получает с выходов регистрового файла.

Регистровый файл Am29334 является 16-разрядным (18-разрядным, если считать два контрольных бита), а АЛУ 32-разрядным, поэтому необходимо использовать две параллельно соединенные ИСAm29334 (рис.3). Выбор источника адреса регистров организован с помощью селектора, управляемого микрокомандой, который выбирает источником либо соответствующие поля команды, либо разряды микрокоманды.

Входами задания инструкции ПЭ (I) и входами задания байтовой ширины (W) управляют поля микрокоманды. На шину задания позиции (Р) данные поступают из команды. Регистрами вывода данных в магистральную шину — РгД/А управляют биты микрокоманды.

Устройство управления задает последовательность выполнения микрокоманд. “Сердцем” МУУ является секвенсер микрокоманд Am29331, определяющий адрес следующей микрокоманды и организующий ветвление по 11 входным условиям. Причем шесть старших разрядов являются зарезервированными за флагами формируемыми ПЭ, а остальные восемь являются входами условия общего назначения.

Микропрограммная память организована на 14-ти ИС флэш-памяти Am29F010. Вывод данных и загрузка адреса всегда разрешены, запись в МПП запрещена, т.к. подразумевается, что перепрограммирование МПП будет производиться только с применением программирующих устройств.