Ris_DSP / TZOS_red4_ch2_C25_Tablet

94

4.ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

4.1.ОБЛАСТИ ПРИМЕНЕНИЯ И ОСОБЕННОСТИ АРХИТЕКТУРЫ ПРОЦЕССОРОВ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

Процессоры цифровой обработки сигналов (сигнальные процессоры) (Digital Signal Processor-DSP) - это процессоры, предназначенные для решения задач цифровой обработки сигналов.

Необходимость появления специализированных процессоров для обработки сигналов (часто в реальном времени) была вызвана недостаточной эффективностью и программно-аппаратной избыточностью универсальных микропроцессоров при решении задач ЦОС (цифровая фильтрация, спектральный анализ и т.д.). Первый DSP в 1982 г. выпустила фирма Texas Instruments (TI). Процессор TMS32010 имел рекордную для того времени производительность 5 MOPS (миллионов операций в секунду). Вскоре о производстве DSP заявили фирмы Analog Devices, Motorola, AT&T (Lucent Technologies) и некоторые другие. Первые DSP

создавались по технологическим нормам 1.2 мкм и чаще всего применялись в военной технике. Но по мере совершенствования технологии, архитектуры DSP и сокращения их стоимости область применения сигнальных процессоров существенно расширилась и охватывает сегодня диапазон от традиционных модемов до радио- и гидролокационных систем, в которых требуется сверхвысокое быстродействие.

В настоящее время сигнальные процессоры применяются в робототехнических комплексах, компьютерах, автомобилях, спутниках, ракетах, торпедах и других системах. Снижение цен, расширение функций и упрощение программирования в последнее время способствуют внедрению DSP в различных видах средств связи: высокоскоростные модемы в системах телекоммуникаций; средства распознания речи в системах управления голосом; средства кодирования речи и уплотнения каналов в системах сотовой радиотелефонной связи; средства сжатия изображений в системах видеотелефонной связи; цифровые коммутаторы для АТС.

95

Применение ускорителей на базе DSP позволяет на порядок и более повысить вычислительную мощность компьютера, а в сочетании с модулями аналогового ввода-вывода превращают компьютер в рабочую станцию для решения задач в акустике, гидроакустике, радиолокации, радионавигации, вибродиагностике, геофизике, сейсморазведке, телерадиовещании, медицине, в системах обработки речи, видеоизображений и музыкальных данных.

В основу построения архитектуры сигнальных процессоров положены следующие принципы:

-Гарвардская архитектура. Гарвардская архитектура подразумевает хранение данных и программ в двух раздельных запоминающих устройствах: памяти данных (RAM) и памяти программ (ROM). Соответственно на кристалле должны быть раздельные шины данных (ШД), команд (ШК) и адреса (ША). Это позволяет совмещать во времени выборку и исполнение команд.

-Конвейеризация. Конвейерный режим используется для сокращения длительности командного цикла. Обычно применяется двухили трехкаскадный конвейер, что позволяет одновременно обрабатывать две или три инструкции.

-Сокращение длительности командного цикла. Сокращение длительности командного цикла достигается, прежде всего, снижением проектных норм полупроводниковой технологии. Короткий командный цикл позволяет резко повысить производительность процессора.

-Наличие аппаратного умножителя. Аппаратный умножитель применяется для сокращения времени выполнения одной из основных операций ЦОС - операции умножения. В DSP эта операция должна выполнятся за один командный цикл.

-Использование специальных команд ЦОС. Система команд DSP должна быть оптимизирована для выполнения базовых задач ЦОС: умножение с накоплением, битовые операции (для графики), инверсии бит адреса (для БПФ), кольцевые буфера (для цифровых и согласованных фильтров) и многое другое.

96

Сегодня лидирующее положение на рынке сигнальных процессоров занимают фирмы: Texas Instruments (TI), Analog Device Inc. (ADI) и Motorola.

Выпускаемые сигнальные процессоры разделяются в основном на две основные группы:

-16/32-разрядные процессоры с фиксированной точкой;

-32-разрядные процессоры с плавающей точкой.

4.2. ХАРАКТЕРИСТИКИ СИГНАЛЬНЫХ ПРОЦЕССОРОВ

Разработки Texas Instruments: TMS320C1X, TMS320C2X, TMS320C5X.

Эти процессоры имеют 16-ти разрядную шину данных. Все они имеют модифицированную Гарвардскую архитектуру (ШД и ШК на выходе мультиплексированы для сокращения количества выводов микросхемы) и применяются в игрушках, драйверах жестких дисков, модемах и в составе автомобильных подвесок.

TMS320C3X.

Разрядность шины данных `C3x составляет 32 бита. Использование данных с плавающей точкой обеспечивают большой динамический диапазон. Высокая точность позволяет применять их для аппаратуры Hi-Fi класса, системах речевого кодирования и для обработки трёхмерной графики.

TMS320C4X.

Это семейство применяется для параллельной обработки данных. Процессоры `C4x имеют 32-разрядную шину данных с плавающей точкой. Ряд приборов `C4x используется в системах распознавания образов и параллельной обработки.

Основные характеристики некоторых сигнальных процессоров приведены в Таблице 4.1.

97

Три новые платформы DSP — `С2000, `C5000 и `C6000 предоставляют самые широкие возможности выбора по производительности, стоимости и потребляемой мощности.

Платформа `С2000 предназначена для решения задач управления и отличается развитой периферией и невысокой стоимостью. Например, семейство 16-разрядных DSP TMS320C24xx имеет производительность 2040 MIPS. Архитектура этих DSP оптимизирована под цифровое управление электродвигателями, так как имеют в своем составе, помимо стандартных периферийных устройств, встроенное АЦП (до 16 каналов с временем преобразования до 0.5 мкс), а также специализированный модуль управления событиями (до 10 устройств сравнения, до 16 ШИМ и до 6 устройств захвата). Процессоры этой платформы позволяют в ряде случаев потеснить стандартные микроконтроллеры в их традиционных областях применения.

Основные характеристики некоторых сигнальных процессоров этого семейства приведены в Таблице 4.2.

98

Платформа `С5000 — мощные DSP, использующие 16-разрядную арифметику с фиксированной запятой. Они имеют низкое энергопотребление и ориентированы на рынок устройств мобильной связи. Например, DSP семейства TMS320C54xx имеют производительность до 530 MIPS и энергопотребление до 0.32 мВт/MIPS. Семейство 'С54хх имеет встроенное ОЗУ емкостью до 640 Кслов, позволяет за один процессорный такт считывать из ОЗУ два операнда и записывать результат. В состав ядра процессоров включен Витерби-ускоритель, который сокращает выполнение операций, применяемых в декодировании GSM канала, до четырёх команд процессора.

В настоящее время выпускаются DSP на базе нового ядра семейства `С5000 - С55хx с производительностью до 800MIPS и напряжением питания до 0.9В. Потребление снижено до 0.05мВт/MIPS и скорость работы достигает 400МГц. Новое ядро программно совместимо с ядро C54х, но при этом имеет в 5 раз большую производительность.

Основные характеристики некоторых сигнальных процессоров этого семейства приведены в Таблице 4.3.

99

Платформа `С6000 призвана обеспечить максимальную производительность для приложений, требующих предельных скоростей вычислений. Она включает в себя DSP как с фиксированной точкой, так и с плавающей точкой.

DSP С62хx - процессоры с фиксированной точкой, производительностью от 1200 MIPS до 2400 MIPS.

DSP С67хx - процессоры с плавающей точкой, производительностью от 600 MFLOPS (миллионов операций с плавающей точкой в секунду) до 1 GFLOPS (миллиардов операций с плавающей точкой в секунду).

DSP С64хx - новое ядро с производительностью до 8800 MIPS и тактовой частотой до 1.1ГГц.

Платформа `С6000 — процессоры, имеющие VelociTI архитектуру с очень длинным командным словом (VLIW — Very Long Instruction Word).

На исполнение одновременно выдается 8 32-разрядных команд (256 бит), которые выполняются на 8 независимых функциональных устройствах (2 умножителя и 6 АЛУ). Благодаря эффективному средству разработки (С- компилятору) процесс распараллеливания не требует участия программиста и выполняется на этапе трансляции. До 80% кода пишется на С, при этом существует оптимизатор ассемблера, позволяющий доработать критические участки программы. Семейства C62xx, C64xx и C67xx программно совместимы. Типичные области применения DSP платформы `C6000 — многоканальные модемы, базовые станции, устройства обработки изображений, а также задачи, требующие сочетания сверхвысокой производительности с высокой точностью вычислений — медицинские системы, трехмерная графика, радиолокация и научные расчеты.

Основные характеристики некоторых сигнальных процессоров этого семейства приведены в Таблице 4.4.

100

Особое положение среди представителей семейства TMS320 занимает сигнальный процессор TMS320C80 (MVP - Multimedia Video Processor).

Основные характеристики процессора: производительность - 2000 MOPS (миллионов операций в секунду); архитектура построена на четырёх 32-разрядных процессорах с фиксированной точкой и одном управляющем RISС-процессоре с блоком арифметики с плавающей точкой; внутреннее статическое ОЗУ - 50 Кбайт; внешняя шина с пропускной способностью 400 Мбайт/сек; два программируемых видеоконтроллера; разрядность данных - 32 бита; разрядность инструкций - 64 бита (позволяет описать сразу несколько выполняемых параллельно операций); аппаратная поддержка графических операций.

101

Фирма Analog Device успешно конкурирует на рынке сигнальных процессоров с фирмами Texas Instruments и Motorola за счет низких цен при хороших характеристиках на выпускаемые DSP.

Сигнальные процессоры Analog Device представлены на рынке тремя семействами:

ADSP21ХХ - 16-разрядные процессоры с фиксированной точкой. SHARC® (ADSP21ХХХ) - 32-разрядные процессоры, выполненные по

модифицированной Гарвардской архитектуре SHARC.

TigerSHARCTM (TS10ХХХ) - процессоры, использующие статическую суперскалярную архитектуру TigerSHARC.

Семейство 16-разрядных DSP ADSP21XX имеет единое вычислительное ядро ADSP2100, включающее 16-разрядное АЛУ, 32-разрядный регистр сдвига и 40-разрядный умножитель/аккумулятор. Эти устройства объединены между собой 16-разрядной шиной данных и 24-разрядной шиной программ. Быстродействие данных процессоров варьируется в диапазоне от 10 MIPS (ADSP2101) до 75 MIPS (ADSP2189M). Объем ОЗУ от 2 Кслов до 32 Кслов. Процессоры имеют удобный интерфейс поддержки прямого доступа к внутренней памяти, два последовательных синхронных порта, обеспечивающих работу с временным разделением. Все процессоры имеют интерфейс JTAG (для доступа к встроенной системе поддержки внутрисхемного эмулятора).

Основные характеристики некоторых представителей ADSP21XX представлены в Таблице 4.5.

Основными направлениями развития сигнальных процессоров Analog Device являются дальнейшее снижение удельного энергопотребления и увеличение производительности. Первое направление привело к созданию семейства SHARC® (ADSP21XXX), второе - TigerSHARCTM.

Семейство процессоров SHARC® построено по модифицированной гарвардской архитектуре и представляет собой 32-разрядный высокопроизводительный сигнальный процессор, работающий с числами с плавающей точкой. SHARC® имеет в своей основе ядро процессорного семейства ADSP21000, блок двухпортовой статической памяти и встроенные средства ввода-вывода. Модифицированная гарвардская архитектура процессоров семейства включает четыре независимых шины, предназначенные для передачи двойного набора данных, команд и осуществления ввода-вывода.

Процессор ADSP21160 - первый представитель второго поколения 32разрядных DSP компании Analog Devices. Архитектура его ядра очень похожа на архитектуру ядра процессоров семейства ADSP2106X. Однако она имеет второй вычислительный блок с собственным умножителем, АЛУ, устройством сдвига и регистровым файлом. Такая архитектура носит название SIMD (одна инструкция — двойной набор данных). Наличие второго вычислительного блока позволяет DSP обрабатывать два потока данных параллельно.

Основные характеристики некоторых представителей ADSP21XXX представлены в Таблице 4.6.

Таблица 4.6.

Параметр ADSP21060 ADSP21061 ADSP21065L ADSP21160M