Ris_DSP / TZOS_red4_ch2_C25_Tablet

Каждая выборка x(n) вводится с помощью команды IN через I/O порт PA0 в память данных, начиная с адреса 03FFh (7 страница памяти данных). Коэффициенты расположены в памяти программ, начиная с адреса FF00h. Каждый вычисленный отсчет y(n) отклика фильтра сохраняется в памяти данных командой SACH и выводится из процессора через I/O порт PA1 командой OUT. Далее с помощью команды безусловного перехода B производится возврат к началу программы для ввода следующего отсчета входного сигнала x(n).

Преимущества команды MACD проявляются для N>3. Для цифровых фильтров с более низким порядком, рекомендуется вместо RPTK/MACD использовать пару команд LTD/MPY.

Комбинация команд RPTK/MACD обеспечивает использование минимальной памяти программ и высокое быстродействие при выполнении программы цифровых фильтров.

Программа вычисления базовой операции БПФ по основанию 2 с прореживанием по времени (алгоритм с замещением).

Граф "базовой операции" БПФ по основанию 2 с прореживанием по времени имеет вид:

154

Если входные данные P, Q и коэффициенты W - комплексные: P = PR + jPI , Q = QR + jQI , W = WR + jWI ,

то для определения мнимой и действительной частей X и Y необходимо произвести следующие вычисления:

XR = PR + (QR*WR - QI*WI); XI = PI + (QR*WI + QI*WR); YR = PR - (QR*WR - QI*WI); YI = PI - (QR*WI + QI*WR);

Перед вычислением базовой операции предполагается, что входные данные PR, PI, QR, QI и коэффициенты WR,WI расположены в соответствующих ячейках памяти данных (ЯП). Для исключения возможного переполнения входные отсчеты изначально сдвинуты на один разряд вправо (умножены на 1/2).

*

*Вычисление QR*WR - QI*WI и размещение результата в QR

* Вычисление XR и YR и размещение результата в PR и QR, соответственно

155

;[ACC = 1/4(PR-(QR*WR-QI*WI))]

SACH QR,1 ;сохранить старшее слово АСС в ЯП для QR со

;сдвигом [QR = 1/2(PR-(QR*WR-QI*WI))]

* Вычисление XI и YI и размещение результата в PI и QI, соответственно

LAC PI,14 ;загрузить в АСС значение из ЯП для PI со сдвигом [ACC=1/4(PI)]

Программа занимает 22 машинных цикла. Если длительность машинного цикла процессора составляет 100 нс, то на вычисление базовой операции будет затрачено tБО = 2.2 мкс.

Время вычисления N–точечного БПФ по основанию 2 примерно равно (без учета перестановки входных данных):

tБПФ≈m tБО , где m=N/2 log2N – количество базовых операций необходимых для вычисления N–точечного БПФ.

Ввод 8-ми значений данных через параллельный порт РА0 в RAM процессора, начиная с адр. 0060h, с одновременным реверсом адресов (для 8-точечного БПФ).

Перепишем процедуру ввода 8 значений x(n) без использования команды RPTK.

*BR0+ - ВВОД X(0), AR1=0110 0000

*BR0 - ВВОД X(7), AR1=0110 0111

Расположение данных в RAM после ввода с реверсом бит адресов.

4.3.18 АППАРАТНОЕ ПРИМЕНЕНИЕ TMS320C25 НАЗНАЧЕНИЕ ВЫВОДОВ

Конструктивно микросхема выполняется в пластмассовом или металлокерамическом корпусе с 68 выводами. Все выводы электрически совместимы с элементами TTL.

Условное графическое обозначение сигнального процессора

TMS320C25 приведено на рис.4.20.

158

SYNC - вход синхронизации. Позволяет синхронизировать работу двух или более TMS320C25. Должен быть активным (низкий уровень) по переднему фронту сигнала CLKIN.

BIO - входной сигнал ветвления. Управляет результатом выполнения команды BIOZ. Активен (низкий уровень) во время действия команды

BIOZ.

IACK - сигнал подтверждения прерывания. После получения сигнала подтверждения прерывания программа делает переход на адрес вектора прерывания, который выставлен на шине адреса А15-А0.

INT0-INT2 - входные сигналы внешних прерываний. Маскируются регистром маски прерывания и битом режима прерывания.

MSC - сигнал завершения микросостояния. Имеет активный низкий уровень, когда TMS320С25 завершил операции с памятью (захват шины или чтение/запись памяти данных). Используется для организации цикла ожидания сигнала READY при работе с медленной внешней памятью.

RS - вход сигнала сброс.

XF - выход внешнего флага (программно переключаемый сигнал). Используется для сигнализации другому процессору при мультипроцессорных связях или для общих целей.

CLKOUT1 - выходной сигнал основной частоты (соответствует частоте кварцевого резонатора, деленной на 4).

CLKOUT2 – дополнительный выходной сигнал, сдвинутый на 900 относительно CLKOUT1.

X1 - вход для подключения внешнего кварцевого резонатора. X2/CLKIN – второй вход для подключения внешнего кварцевого

(передача данных).

DR – вход приема данных через последовательный порт. DX – выход передачи данных через последовательный порт.

159

FSR - вход кадровой синхронизации приемника.

FSX - вход/выход кадровой синхронизации передатчика. Обычно FSX работает на вход, но если TXM (бит режима передачи) установлен в единицу, то работает на выход.

Vcc, Vss – выводы для подключения внешнего питания (+5 V) и «земли», соответственно.

4.3.19. ФОРМИРОВАНИЕ СИГНАЛА «СБРОС»

Cхема формирования сигнала сброса RS приведена на рис.4.21.

В исходном состоянии конденсатор C1 заряжен напряжением питания +5V, обеспечивая на контакте RS процессора уровень логической единицы. После нажатия кнопки S1 конденсатор C1 разряжается, обеспечивая сброс процессора. Через время τ=R1C1 конденсатор заряжается и сигнал Reset устанавливается в единицу. Время заряда конденсатора τ должно быть не менее трех машинных циклов процессора, т.е. постоянная времени при использовании 100 нс машинного цикла процессора TMS320C25 должна быть не менее 300 нс.

4.3.20. СИНХРОНИЗАЦИЯ ПРОЦЕССОРА

Внутренний машинный цикл процессора TMS320C25 формируется делением частоты внешнего резонатора или кварцованного генератора на 4. Для обеспечения машинного цикла длительностью 100нс внешняя частота должна быть 1/(100нс) 4=40 МГц.

Схемы синхронизации процессора TMS320C25 для обеспечения машинного цикла длительностью 100 нс с подключением внешнего резонатора или кварцованного генератора приведены на рис.4.22а и рис.4.22б, соответственно.

160

Рис.4.21 Формирование сигнала «СБРОС»

4.3.21. ПОДКЛЮЧЕНИЕ ВНЕШНЕЙ ПАМЯТИ ДАННЫХ

Схема включения процессора TMS320C25 с внешней статической памятью данных (RAM) приведена на рис.4.23. Внешняя память данных объемом 4К×16 построена на 4 статических ОЗУ с произвольным доступом SY7C168 организацией 4К×4.

Работа с внешней памятью данных индицируется сигналом DS (Data select) процессора. Сигнал READY формируется дополнительной логикой U1 и U2A (в данном случае не требуется дополнительных циклов ожидания, т.к. память быстродействующая). Выбор банка памяти осуществляется дешифратором адреса 74AS138, стробируемым сигналом строба STRB. Переключение режима чтение/запись производится сигналом R/W. Внешняя память данных находится по адресу «1».

161

Рис.4.23 Подключение внешней памяти данных

4.3.22. ПОДКЛЮЧЕНИЕ ВНЕШНЕЙ ПАМЯТИ ПРОГРАММ

Схема включения процессора TMS320C25 с внешней быстродействующей памятью программ (ROM) приведена на рис.4.24. Внешняя память программ объемом 2К×16 построена на 2 ППЗУ TBP38L165-35 организацией 2К×8. Работа с внешней памятью программ индицируется сигналом PS (Programm select) процессора. Выбор памяти программ осуществляется сигналами PS, строба STRB и R/W процессора.

162

Рис.4.24 Подключение внешней памяти программ

4.3.23. ВХОДНОЙ АНАЛОГОВЫЙ ИНТЕРФЕЙС

Подключение 12-разрядного АЦП к TMS320C2X приведено на рис.4.25. АЦП, используя сигнал IS (Interface select) процессора, подключен как