Р

Таблица 14.1.2

Таблица истинности

Для двухвходового дизъюнктора

Входы		Выход
А (х1)	В (х2)	Q (у)
0	0	0
0	1	1
1	0	1
1	1	1

аботу ЛЭИЛИна 2 входа характеризуют данные рис. 14.1.4 и таблица истинности (табл. 14.1.2).

Л

Рис. 14.1.4. Временные диаграммы работы ЛЭ ИЛИ

на 2 входа (положительная логика)

ЭНЕилиинвертор– это простейшая логическая схема, имеющая только один вход и один выход, сигнал (код 1) на котором формируется в том случае, еслинетсигнала (код 0) на его входе, и сигнал на выходе не формируется (код 0), если на его входе действует сигнал (код 1).

ЛЭ НЕвыполняет операцию логическогоотрицания, которая аналитически может быть представлена каку=х, что читается, как «уестьНЕх».

Работу инвертора характеризует таблица истинности (табл. 14.1.3).

Таблица 14.1.3

Таблица истинности

Инвертора

Вход х	Выход у
0	1
1	0

Принципиальная схема инвертора (рис. 13.1.2) является типовым резисторным усилителем напряжения, транзистор которого работает в ключевом режиме. УГО логической схемыНЕпоказано на рис. 14.1.5, где кружком обозначается операция логической инверсии.

В

Рис. 14.1.5. УГО ЛЭ НЕ с инверсным входом (а)

и инверсным выходом (б)

Рис. 14.1.6. УГО (а) и структура (б) логической схемы «Запрет»

ажно, что из соответствующей комбинации рассмотренных трёх типов ЛЭ может быть создан логический автомат (ЛА) любой степени сложности. Другие логические элементы, как и вообще различные логические схемы, создаются из этих основных ЛЭИ,ИЛИиНЕ. Например, логическая схема«Запрет»,состоящая из ЛЭИи ЛЭНЕ, УГО и структура которой приведены на рис. 14.1.6, или одноразрядный комбинационный сумматор на два входаОС-2(полусумматорHS), показанный схемой на рис. 14.1.7.

Вход является информационным, а вход запрещающим (по функции – управляющим).

Рис. 14.1.7. Структурная схема двоичного полусумматора

Алгоритм работы схемы «Запрет» состоит в следующем: сигнал на выходе (у= 1) будет сформирован только в том случае, если поступит сигнал на информационный вход () и в это время не будет действовать сигнал на запрещающем входе ().

Одноразрядный полусумматор работает по следующему алгоритму:

– сигнал суммы в данном i-м разряде (S_i= 1) формируется тогда, когдаИЛИ,ИЛИ,ИЛИони оба равны 1,ИНЕТпри этом сигнала на выходе переноса в соседний старший разряд;

– сигнал переноса формируется только тогда, когдаИИ, что несложно проверить по схеме, используя данные таблицы истинности (см. в табл. 14.1.4).

Наряду с базовыми ЛЭ И,ИЛИиНЕшироко используются и базовые ЛЭИ-НЕиИЛИ-НЕ, УГО которых показаны на рис. 14.1.8.

В интегральной технологии схемы И-НЕиИЛИ-НЕявляются основными для конструирования логических схем любой сложности. Наиболее эффективными среди них считаются ЛЭ на структурах комплементарных КМОП-транзисторов, отличающихся, в первую очередь, способностью не потреблять мощности в статическом режиме, так как при любом сочетании сигналов отпирание МОП-транзистора одного типа сопровождается запиранием МОП- транзистора противоположного типа.

Таблица 14.1.4

Особенность построения таких структур проявляется в сочетании параллельного соединения транзисторов одного типа с последовательным соединением транзисторов противоположного типа, что иллюстрируют фрагменты рис 14.1.9.