2. Характеристики задатчиков на шине.

2.1. Центральный процессор.

Центральный процессор по умолчанию является основным владельцем шины, контроллер ПДП и контроллер регенерации памяти могут стать задатчиками на шине, только предварительно запретив работу ЦП. Процесс запрещения работы ЦП состоит в выработке сигнала запроса на ПДП и приема сигнала подтверждения ПДП.

Центральный процессор может быть источником как 16-разрядных операций, так и 32-разрядных. Когда ЦП является 16-разрядным ресурсом, он может выполнять операции как с 16-, так и с 8-разрядными ресурсами на шине. При выполнении ЦП команды, оперирующей с 16-разрядными данными, если ресурс доступа 8- разрядный, то специальными аппаратными средствами на материнской плате в этом случае выполняются два цикла доступа. Если же ЦП является 32-разрядным, то аппаратно на материнской плате компьютера один 32-разрядный цикл работы ЦП с внешним ресурсом должен быть преобразован в два индивидуальных 16-разрядных цикла доступа.

Особенности для внешних плат

Если ЦП является задатчиком на шине, то внешние платы могут функционировать только в режиме памяти или устройства ввода/вывода.

В таблице 2.1 показано какие сигналы и каким устройством вырабатываются в режиме захвата шины ЦП, а также какое устройство для данного сигнала является приёмником сигнала (П), а какое источником сигнала (И).

Табл. 2.1. Задатчик на шине – ЦП.

Сигнал	ЦП	ВП	ПДП	КРП	ОЗУ	УВВ	Тип источника
AEN	-	П	И	-	-	П	ТТЛ
BALE	И	П	-	-	П	П	ТТЛ
-DACK	-	П	И	-	-	П	ТТЛ
DRQ (1)	-	И	П	-	-	И	ТТЛ
-I/O CH CK	П	И	-	-	И	И	ОК
I/O CH RDY	П	И	-	-	И	И	ОК
-I/O CS16	П	И	-	-	-	И	ОК
-I/OR	И	П	-	-	-	П	ТРИ
-I/OW	И	П	-	-	-	П	ТРИ
IRQ (2)	П	И	-	-	-	И	ТТЛ
LA	И	П	-	-	П	-	ТРИ
-MASTER	-	-	-	-	-	-	ОК
-MEM CS16	П	И	-	-	И	-	ОК
-MEMR	И	П	-	-	П	-	ТРИ
-MEMW	И	П	-	-	П	-	ТРИ
OSC	И	П	-	-	-	-	ТТЛ
-REFRESH	-	-	-	-	-	-	ОК
RESET DRV (3)	И	П	П	-	-	П	ТТЛ
SA	И	П	-	-	П	П	ТРИ
-SBHE (4)	И	П	-	-	П	П	ТРИ
SD	И/П	И/П	-	-	И/П	И/П	ТРИ
-SMEMR	(5)	П	-	-	П	-	ТРИ
-SMEMW	(5)	П	-	-	П	-	ТРИ
SYSCLK	И	П	П	-	П	-	ТРИ
T/C	-	-	-	-	-	-	ТТЛ
-0 WS	П	И	-	-	И	-	ОК

ЦП – центральный процессор; ВП – внешние платы;

ПДП – контроллер ПДП; КРП – контроллер регенерации памяти;

ОЗУ – ОЗУ на материнской плате; УВВ – устройства ввода/вывода на материнской плате; ТТЛ – выход микросхемы транзисторно-транзисторной логики; ОК – открытый коллекторный выход;

ТРИ - выход микросхемы с тремя допустимыми состояниями на выходе.

“ – “ сигнал для данного устройства либо запрещён, либо безразличен.

– DRQ может быть выдан на шину, но не будет восприниматься как активный, до тех пор, пока контроллнр ПДП является задатчиком на шине.

– эти сигналы принимаются ЦП через контроллер прерываний, но анализируется им только тогда, когда ЦП становится задатчиком на шине.

– этот сигнал может быть выработан в любое произвольное время и он всегда будет действующим.

– этот сигнал всегда воспринимается и анализируется перестановщиком байтов данных.

– вырабатывается устройствами на материнской плате в том случае, если требуется обращение к памяти в пределах 1-го мегабайта адресного пространства.