Таким образом, при входном напряжении ниже U' а также выше U" через КМОП ключ ток от источника питания практически не течет. Статическая потребляемая мощность близка к нулю.

Пороговое напряжение Uпор определяется как точка пересечения передаточной характеристики с биссектрисой первого квадранта (точка С). Пороговое напряжение почти равно половине напряжения источника питания.

Участок с напряжением U'-U" примерно равен 10..20% от напряжения источника питания, но имеет технологический разброс относительно середины напряжения источника питания. Поэтому входное напряжение низкого логического уровня U0вх должно быть менее 1/3 напряжения источника питания, а входное напряжение высокого логического уровня U1вх должно быть более 2/3 напряжения питания.

Абсолютное значение напряжения источника питания +Е может изменяться в широких пределах. Это позволяет питать КМОП логические схемы от нестабилизированного источника питания, что значительно упрощает и удешевляет источник питания.

Переходные процессы в КМОП ключах определяются временем перезаряда паразитного конденсатора Сн через открытые каналы транзисторов. Поэтому времена запаздывания КМОП ключей значительно меньше, чем у n-МОП логических элементов.

Большим преимуществом КМОП логических элементов является минимальная потребляемая мощность в статиче- ском режиме. Однако с ростом частоты переключения потребляемая мощность пропорционально увеличивается, потому что при каждой смене логического состояния происходит перезаряд паразитных конденсаторов токами, потребляемыми от источника питания, а также через оба транзистора протекает короткий импульс сквозного тока.

При максимальной частоте переключения потребляемая мощность КМОП элементов соизмерима с потребляемой мощностью ТТЛШ микросхем.

У элемента Шеффера транзисторы VT1, VT2 с р-каналом соединены параллельно, а транзисторы VT3, VT4 с n-каналом - последовательно. При подаче высокого логического уровня на оба входа Х1, Х2 закрываются транзисторы VT1, VT2 и открываются транзисторы VT3, VT4. На выход подается низкий логический уровень U0вых.

Если на одном из входов присутствует низкий логический уровень (например, на входе Х1), то транзистор VT3 будет закрыт, а на выход элемента «И-НЕ» через открытый транзистор VT1 подается высокий логический уровень U1вых, равный напряжению источника питания.

Схема элемента Пирса симметрична схеме элемента Шеффера, что наглядно иллюстрирует симметрию правила де-Моргана. У элемента «ИЛИ-НЕ» транзисторы с р-каналом VT1, VT2 соединены последовательно, а n-канальные транзисторы VT3, VT4 - параллельно.

У КМОП элементов недопустимо оставлять свободными входы

логических элементов, т.к. их состояние входа будет неопределенным, может легко изменяться под действием наводимых помех, а также может привести к заметному увеличению потребляемого тока от источника питания через два полуоткрытых транзистора.

Недопустимо также объединение выходов нескольких логических элементов. При этом через открытые каналы полевых транзисторов протекают большие сквозные токи, а состояние выходов будет неопределенным.

Любые более сложные логические схемы могут быть синтезированы на основе базовых элементов «И-НЕ», «ИЛИ- НЕ» и инверторов.

Если на управляющий вход «#» подано напряжение высокого логического уровня, оба транзистора VT3 и VT4 открываются. При этом вход «Х» соединен с выходом «Y» малым сопротивлением открытых каналов полевых транзисторов. Наличие двух транзисторов разной проводимости выравнивает сопротивления для прямого и обратного протекания токов через открытый коммутатор.

Понятие вход «Х» и выход «Y» чисто условные, т.к. коммутатор полностью симметричен и может быть также использован для коммутации аналоговых сигналов.

Такой коммутатор может применяться как самостоятельный логический элемент, а также входит в состав микросхем, например, для организации логических элементов с третьим Z- состоянием выхода.

СХЕМОТЕХНИКА ЦИФРОВЫХ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ

• ЛОГИЧЕСКИЕ КОМБИНАЦИОННЫЕ СХЕМЫ

Логические комбинационные схемы (ЛКС) предназначены для преобразования входных логических сигналов в соответствии с заданным алгоритмом. В общем случае ЛКС

имеет «m» входов и «n» выходов

Алгоритм преобразования ЛКС может быть задан тремя способами:

Булевыми выражениями:

Y1 ABC ABC ABC

Y 2 ABC ABC ABC ABC

Таблицей состояний, в которой количество строк равно

количеству возможных комбинаций входных переменных

(для логических переменных с двумя состояниями количество комбинаций - 2m); первые два столбца выходных сигналов - Y1, Y2 - соответствуют приведенным логическим функциям;

Словесное описание (задание алгоритма на вербальном

уровне), например: ЛКС мажоритарного элемента имеет 3 входа и 1 выход; сигнал на выходе равен «1», если не менее двух входных сигналов равны «1».

A B C Схема МАЖОРИТАРНОГО ЭЛЕМЕНТА

Однако, прежде чем создавать принципиальную схему, реализующую логическую функцию, имеет смысл попытаться упростить эту функцию. МИНИМИЗАЦИЯ, т.е. отыскание более простого выражения заданной логической функции, может выполняться различными методами.