- •Микропроцессоры и микропроцессорные системы
- •Содержание
- •Введение
- •Успехи интегральной технологии и предпосылки появления микропроцессоров
- •Основные схемотехнологические направления производства микропроцессоров
- •Характеристики микропроцессоров
- •Поколения микропроцессоров.
- •Машина пользователя и система команд
- •Архитектура 16-разрядного микропроцессора
- •Система команд i8086
- •Общая структура мпс
- •Структура микропроцессора и интерфейсные операции
- •Внутренняя структура
- •Командный цикл микропроцессора.
- •Машинные циклы и их идентификация.
- •Реализация микропроцессорных модулей и состав линий системного интерфейса
- •Внутренняя структура
- •Машинные циклы i8086 в минимальном и максимальном режимах
- •Структура микропроцессорных модулей на базе микропроцессора i8086
- •Подсистема памяти мпс
- •Распределение адресного пространства
- •Регенерация динамической памяти
- •Подсистема ввода/вывода мпс
- •Подсистема параллельного обмена на базе буферных регистров
- •Контроллер параллельного обмена к580вв55
- •Последовательный обмен в мпс
- •Универсальныйпоследовательный приемопередатчик кр580вв51
- •Подсистема прерываний мпс
- •Внутренние и внешние прерывания
- •Функции подсистемы прерываний и их реализация
- •Контроллеры прерываний
- •Подсистема прямого доступа в память мпс
- •Контроллер прямого доступа в память к580вт57
- •Высокопроизводительный 32-разрядный контроллер пдп 82380
- •Архитектура контроллера 82380
- •Интерфейс с главным процессором.
- •Функции контроллера пдп
- •Программируемый контроллер прерываний
- •Программируемые интервальные таймеры
- •Контроллер регенерации динамического озу
- •Генератор с состоянием ожидания
- •Сброс центрального процессора
- •Размещение карты регистров
- •Интерфейс с микропроцессором
- •Сигналы сопряжения с микропроцессором 80386
- •Синхронизация шины контроллера 82380
- •Конвейеризация адресов
- •Организация мпс на базе секционированных бис
- •Арифметико-логические секции
- •Секции управления и устройства управления
- •Эволюция структур сфам.
- •Секции управления адресом микрокоманд серии к1804.
- •Организация управляющего автомата
- •Структура устройств обработки данных
- •Мпс с одно- и двухуровневым управлением
- •Расширение архитектурыAm2900
- •Базовый процессорный элемент к1804вм1
- •Организация основных блоков
- •Система инструкций
- •Однокристальные микроЭвм
- •Однокристальные микро-эвм к1816ве48/49/35
- •Структура омэвм
- •Элементы архитектуры омэвм
- •Порты ввода/вывода
- •Система команд омэвм
- •Расширение ресурсов омэвм
- •Однокристальная микроЭвм к1816ве51
- •Семейство однокристальных эвмmcs-51
- •Структура микро-эвм к1816ве51
- •Архитектурные особенности микро-эвм
- •Организация внутренней памяти данных.
- •Машинные циклы и синхронизация микро-эвм
- •Внешние устройства микро-эвм
- •Описание последовательного порта.
- •Таймеры-счетчики
- •Подсистема прерываний
- •Система команд
- •Системы проектирования и отладки мпс
- •Проблемы и особенности отладки мпс
- •Особенности отладки мпс на разных этапах ее существования.
- •Статические отладчики
- •Логические анализаторы
- •Сигнатурные анализаторы
- •Идея сигнатурного анализа
- •Оборудование сигнатурного анализа и требования к проверяемой схеме
- •Системы проектирования мпс
- •Внутрисхемные эмуляторы
- •Литература
Сброс центрального процессора
Контроллер 82380 реализует специальную функцию сброса, которая может быть активизирована либо программным запросом сброса, либо сигналом сброса, поступающим от тактового генератора 82384. Если на входе RESET микропроцессора 80386 присутствует сигнал сброса, то линия RESET этого микропроцессора остается активной. Программный запрос сброса может заново инициализировать микропроцессор 80386 вследствие того, что контроллер 82380. переведет линию RESET микропроцессора в активное состояние на время не менее 62 тактов. Программный сброс (по линии CPURST) может быть сформирован в результате записи кода 1111ххх0 (где х — произвольное значение) в один из внутренних регистров 82380 порта, доступного только по записи, с адресом 64Н.
Рис.9.60. Структурная схема генератора, управляющего состоянием ожидания 82380
Контроллер 82380 может быть запрограммирован так, чтобы на линиях состояния микропроцессора 80386 отслеживался код обнаружения останова и автоматически производился сброс микропроцессора. Это происходит, если разрешено действие функции обнаружения останова микропроцессора. Действие функции обнаружения останова включается и выключается с помощью записи определенного управляющего разряда во внутренний порт управления контроллера по адресу 61Н. Для определения причин сброса в контроллере 82380 имеется диагностический регистр. Извне он представлен двумя восьмиразрядными диагностическими портами, доступными по чтению и по записи, которые используются только для хранения соответствующей информации. Так, в них могут храниться данные, полученные в определенных контрольных точках, или коды ошибок, выработанные при включении питания системы и при выполнении сервисных диагностических программ. Диагностические порт 1 (адрес 80Н) и порт 2 (адрес 88Н) используются для различения "холодного" и "горячего" сбросов.
Размещение карты регистров
В результате аппаратного сброса внутренние регистры контроллера 82380 привязываются в пространстве ввода-вывода по адресу порта 0000Н. Размещение регистров контроллера 82380 может быть изменено программным образом. По умолчанию регистры располагаются между адресами 0000Н и 00DBH. С помощью регистра размещения, входящего в состав контроллера 82380, карта внутренних регистров может быть выровнена на любую 16-мегабайтную границу в пространстве 32-разрядных адресов памяти или на любую четную 256-байтную границу в пространстве 16-разрядных адресов портов ввода-вывода.
Регистр размещения (Рис. 9 .61) входит в состав внутренних регистров контроллера 82380; адрес соответствующего ему порта, доступного по чтению и по записи, равен 7FH. Регистр размещения определяет базовый адрес множества внутренних регистров 82380. С помощью этого регистра область 256 последовательных адресов может быть отображена либо на оперативную память системы, либо на адресное пространство ввода-вывода. Через указанные внутренние регистры осуществляется управление всеми периферийными устройствами, входящими в состав контроллера 82380.
Если разряд 0 регистра размещения установлен в 1, то контроллер 82380 настроен на адреса памяти. При этом адресные сигналы А0 — А17 используются для выбора того внутреннего регистра, к которому должно осуществляться обращение. Линии А25 — А31 соответствуют разрядам 1 — 7 регистра размещения. Кроме того, линии А8 — А23 не используются, а сигнал на линии А24 предполагается всегда нулевым. Например, если в регистр размещения записано значение 10101000 (или 0А8Н), то контроллер отобразит карту регистров на область памяти с адресами 0Ахххх00Н — 0AxxxxFFH.
При отображении на память: А31–А25
При отображении на пространство ввода/вывода А15–А9
-
A31
A15
A30
A14
A29
A13
A28
A12
A27
A11
A26
A10
A25
A9
M/
IO#
D7
D6
D5
D4
D3
D2
D1
D0
D0 = 0 – отображение на пространство ввода/вывода
D0 = 1 – отображение на память
Рис.9.61. Регистр размещения
Если разряд 0 в регистре размещения сброшен, то регистры 82380 отображаются на пространство ввода-вывода. Адресные сигналы А0 — А7 используются также для выбора того внутреннего регистра, к которому должно быть выполнено обращение. Линии А9 – А15 соответствуют разрядам 1 – 7 регистра размещения. Контроллер 82380 декодирует сигналы с линий А15 – А8, причем А8 предполагается равным 0. Например, если в регистр размещения записано значение 10111110 (или 0ВЕН), то регистры 82380 отображены на пространство ввода-вывода между адресами 0ВЕ00Н и 0BEFFH.
Следует отметить, что под внутренние регистры 82380 отведены не все 256 последовательных адресов. В контроллере 82380 всегда выполняется декодирование значения сигналов А0 — А7 с целью выявить, имеется ли по данному адресу какой-либо внутренний регистр. Если такого регистра не обнаруживается, контроллер игнорирует этот адрес. Поэтому представляется возможным размещать по таким неиспользуемым адресам адресного пространства контроллера 82380 другие внешние устройства. Известно, что фирма Intel зарезервировала часть неиспользуемых адресов под будущие периферийные устройства.