Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
SCORPIO / DIPLOM / ECONOM / DIPLOM! / DIPLOM2.DOC
Скачиваний:
26
Добавлен:
16.04.2013
Размер:
766.98 Кб
Скачать

2.3. Обоснование элементной базы

2.3.1. Микропроцессор и микропроцессорный комплект

При разработке контроллера – компенсатора был выбран микропроцессор К1821ВМ85А (Intel 8085), хорошо зарекомендовавший себя в промышленных устройствах управления. Основными достоинствами этого микропроцессора является низкая потребляемая мощность - 0,2 Вт. Высокая надёжность и помехозащищённость. Микропроцессор имеет одно напряжение питания, возможность последовательного ввода-вывода данных, встроенные тактовый генератор, системный контроллер и шинный формирователь [5].

Адресная шина микропроцессора 8085. В большинстве 8 – разрядных микропроцессоров каждой линии шины адреса соответствует свой вывод корпуса. Независимо от режима работы микропроцессора вывод A0 всегда выполняет функцию A0. Это упрощает применение 16 – разрядной шины адреса: 16 выводов корпуса группируют в соответствии со своим назначением и объединяют в системную шину адреса. В микропроцессоре 8085 используется другой принцип организации адресной шины – временное мультиплексирование функций, выполняемых выводами корпуса. Одни и те же выводы в различные моменты времени могут выполнять различные функции. Это позволяет «увеличить» число выводов 40 – выводного микропроцессора [6].

Восемь мультиплексируемых выводов микропроцессора 8085 выполняют функции шины данных или служат младшими разрядами шины адреса. Они служат для выдачи адреса из микропроцессора или для ввода – вывода данных. На рисунке 2.3.1.1. эти выводы обозначены AD0 – AD7. Восемь старших разрядов системной шины адреса A8 – A15 служат только для выдачи адреса.

Если применяется мультиплексирование выводов микропроцессора, необходимо блокировать появление на них данных AD0 – AD7 при выдаче разрядов адреса A0 – A7. Для блокировки нужно точно знать, когда по этим выводам передаются разряды адреса. Для этого служит специальный вывод корпуса микропроцессора (вывод 30), обозначенный ALE (разрешение записи адреса). Сигнал ALE обычно равен логическому 0 и устанавливается в состояние логической 1 только тогда, когда по выводам AD0 – AD7 микропроцессора 8085 передаётся младший байт адреса A0 – A7. К моменту сброса сигнала ALE адрес с выводов должен быть записан в устройство, для которого он предназначен.

Рисунок 2.3.1.1. Условное графическое обозначение микропрцессора К1821ВМ85А ( Intel 8085 ).

Трёхстабильные буферы 74LS367 используются для буферирования только старших разрядов адреса A8 – A15, адресные линии A0 – A7 буферируются регистром 74LS374. Регистр 74LS374 является одновременно и регистром и буфером.

В технической документации микропроцессора 8085 обусловливается, что адрес должен выдаваться по заднему фронту сигнала ALE. Однако запись данных в 8- разрядный регистр 74LS374 осуществляется по переднему фронту тактового импульса. Чтобы записать разряды адреса A0 – A7 в 8 – разрядный регистр 74LS374 по заднему фронту сигнала ALE, этот сигнал необходимо инвертировать.

Иногда используется регистр другого типа, разрешающий передачу данных на выходе Q в том случае, когда тактовый импульс соответствует логической единице. При сбросе тактового импульса данные на выходе этого регистра остаются неизменными. Таким регистром является ИС 74LS373, которая позволяет выдавать информацию на шину адреса сразу же после выдачи адреса микропроцессором 8085.

Для стробирования поступающего из микропроцессора 8085 адреса можно использовать регистры любых типов при условии, что выходные токи регистров не вызывают перегрузки адресных выводов A0 – A7 микропроцессора.

Буферированная шина данных микропроцессора 8085. Мультиплексируемую шину данных микропроцессора 8085 можно буферировать. Пусть в качестве буфера шины данных используется схема74LS245. Если микропроцессор работает в режиме приёма данных, то сигнал RD на выводе 32 имеет активный низкий уровень. Этот сигнал поступает на вход DIR схемы 74LS245.

Шина управления микропроцессора 8085. Рассмотрим третью шину управления микропроцессора 8085. Будем считать, что шина управления состоит из четырёх линий для передачи следующих сигналов: чтение данных из памятиMEMR; запись данных в память MEMW; чтение данных из порта ввода IOR; запись данных в порт вывода IOW. Для формирования шины управления используются управляющие выводы микропроцессора 8085 IO/M (вывод 34), RD (вывод 32) и WR (вывод 31). Логические уровни сигналов управления микропроцессора 8085 приведены в таблице 2.2.1.1.

Таблица 2.2.1.1.

Логические уровни сигналов управления МП К1821ВМ85А (Intel 8085)

Системная операция

Вывод 32

Вывод 31

Вывод 34

IOR

0

1

1

IOW

1

0

1

MEMR

0

1

0

MEMW

1

0

0

СигналIO/M равен логической 1, если осуществляется операция чтения данных из устройства ввода (IOR) или запись данных в устройство ввода (IOW). При выполнении операции чтения данных из памяти (MEMR) или записи данных в память (MEMW) сигнал IO/M равен логическому 0.

СигналыRD и WR имеют активный уровень (логический 0), когда в системе выполняется операция, соответствующая назначению вывода.

Так как микропроцессор К1821ВМ85А совместим по архитектуре и системе команд с микропроцессором КР580ВМ80А используем ИС серии К580. К ним относятся такие микросхемы как КР580ИР82 (буферный регистр), КР580ВВ55А (программируемый параллельный интерфейс), КР580ВИ53 (трехканальный программируемый таймер), КР580ВВ51А (универсальный синхронно-асинхронный приёмопередатчик).

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.

Соседние файлы в папке DIPLOM!