4 Система команд. Как изменится состояние psw после команды orl a,#01h?

Система команд. Как изменится состояние PSW после команды orl a, #01h

Команда orl a,#01h записывает в младший бит ACC единицу (логическое ИЛИ). Если в ACC.0 был 0, тогда PSW.0 (С – флаг приоритета) – инвертируется. Если в ACC.0 был 1, то PSW.0 останется прежним, так как содержимое ACC не изменилось.

Билет 8

1. Порты. Для чего к выводам порта РО микроконтроллера i80C51 подключается регистр-защелка?

Один разряд регистра - защелки порта представляет собой D-триггер. Данные с внутренней шины микроконтроллера записываются в регистр-защелку по сигналу "запись в защелку" Некоторые команды чтения порта используют сигнал "чтение защелки ", другие "чтение вывода"

2. Механизм прерываний. Как можно увеличить число внешних прерываний за счет таймера Т1?

Прерывания от таймеров/счетчиков вызываются установкой флагов TF0 и TF1 регистра TCON, которые устанавливаются при переполнении соответствующих регистров таймеров/счетчиков (во все разряды T1 записываются единицы) (за исключением режима 3). Далее содержимое счётчика будет увеличено на 1 в том случае, если в предыдущем цикле был считан входной сигнал высокого уровня, а в следующем – сигнал низкого уровня (переход из "1" в "0" – прерывание по фронту), после чего будет отправлен запрос на прерывание. Очистка флагов TF0 и TF1 производится внутренней аппаратурой МК при переходе к подпрограмме обслуживания прерывания.

3. Таймеры. ТО как предварительный делитель частоты.

Если таймер выполняет функции генератора ШИМ, он способен формировать сигналы ШИМ, выровненные по центру, а также по фронту (срезу) импульса. Если пользователь объединяет два канала в один, получается буферизованный ШИМ. Каждый канал имеет два источника прерываний: переполнение таймера и прерывание канала. Для синхронизации таймер может напрямую использовать тактовый сигнал шины (BUS CLK) или внешний сигнал (XCLK). Предварительный делитель частоты переключается перед таймером, что позволяет устанавливать масштабные коэффициенты от 1 до 128.

4. Система команд. Как изменится состояние psw после команды orl pl,a?

Ничего не измениться. Если бы наоборот (что конкретно наоборот не понятно), то бит четности (PSW.0) мог измениться.

Вариант 9

1 Порты. Какое состояние выводов имеет порт ро микроконтроллера i80c5l по включению питания?

При включении микросхемы во все разряды порта записываются 1 (для всех портов). По сигналу сброса Сбр в регистры-защёлки всех портов записываются 1, включающие поры в режим ввода.

2 Механизм прерываний. Как можно увеличить число внешних прерываний за счет таймера т2?

Работа таймера Т2 в режиме генератора скорости обмена данными

Таймер Т2 превращается в генератор скорости обмена установкой в 1 битов TCLK и/или RCLK в T2CON . TCLK переводит таймер Т2 в режим генератора скорости передачи в бодах. Установка RCLK и/или TCLK переводит таймер Т2 в режим генератора скорости передачи в бодах. Режим генератора скорости передачи в бодах имеет общее с режимом автоперезагрузки в том, что переполнение содержимого регистров таймера/счетчика TL2 и TH2 вызывает перезагрузку регистров TL2 и TH2 16-битным значением из регистров RCAP2H и RCAP2L, предварительно установленным программно. переполнение TH2 не устанавливает TF2 и не вызывает прерывания. Кроме того, если EXEN2=1, то перепад из 1 в 0 в Р1.1 установит в 1 флаг EXF2, но не вызовет перезагрузки из (RCAP2H, RCAP2L) в (TH2, TL2). Таким образом, когда таймер Т2 используется как генератор скорости передачи в бодах, вход Р1.1 может использоваться при необходимости как вход дополнительного внешнего прерывания.

RCLK и TCLK	CP/RL2	TR2	Режим
0 и 0	и	1	16-битный таймер/счетчик с перезагрузкой
0 и 0	1	1	16-битный таймер/счетчик  с защелкиванием информации
0 и 1, 1 и 0. 1 и 1	Любое	1	Генератор приемопередатчика
Любое	Любое	0	Выключен

В режиме счетчика регистр инкрементируется в ответ на перепад из 1 в 0 на входе Р1.0. Состояние этого входа анализируется в момент S5P2 каждого машинного цикла. Если анализ показывает наличие единичного уровня в одном цикле и нулевого в следующем, содержимое счетчика инкрементируется. Его новое значение появляется в регистре в момент S3P1 цикла, следующего за тем. в котором был обнаружен перепад. Так как обнаружение этого перепада занимает два машинных цикла (24 периода колебаний), максимальная скорость счета равна 1/24 частоты f _рез. Чтобы микро-ЭВМ успела идентифицировать заданный уровень, он должен T/C2 — это 16-битный таймер или счетчик, при переполнении которого устанавливается бит TF2 в T2CON. Этот бит затем может использоваться для вызова прерывания. Если же EXEN2 = 1, то T/C2 продолжает делать то же самое, однако в этом случае перепад из 180 на выводе Р1.1 вызывает защелкивание текущих значений ТН2 и TL2 в RCAP2H и RCAP2L соответственно. Кроме того, этот перепад вызывает установку в 1 бита EXF2 в T2CON. Как и TF2, этот бит может вызвать прерывание. Режим защелки иллюстрирует рис. 1, содержимое счетчика растет вверх до 0FFFFH и затем устанавливает в 1 бит переполнения TF2. Переполнение вызывает также перезагрузку регистров Т/С2 16-битным значением в RCAP2H и RCAP2L, которое предварительно должно быть установлено программно. Если же EXEN2 = 1 16-битная; перезагрузка может произойти как от переполнения, так и от перепада из 1 в 0 на выводе Р1.1. Этот перепад также устанавливает в 1 бит ЕХР2. 0ба бита - ТР2 и ЕХР2 — могут вызвать прерывание, если оно разрешено. Установка в 1 бита DCEN переводит Т/С2 в режим счета вверх или вниз.

Работа таймера Т2 в режиме автоперезагрузки

Если таймер Т2 - в режиме 16-битного таймера/счетчика с автоперезагрузкой, то он может быть настроен на счет вверх или вниз (увеличение или уменьшение содержимого регистров TL2, TH2). Этот режим вызывается установкой в 1 бита DCEN (Down Counter Enable), расположенного в T2MOD (см. таблицу 10). При сбросе бит DCEN устанавливается в 0, так что таймер Т2 по умолчанию считает вверх. Когда DCEN установлен, таймер Т2 может считать вверх или вниз в зависимости от значения на выводе Р1.1.