15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.

. Получить МКНФ функции, заданной совокупностью наборов, на которой функция имеет значение логического 0.

.

Решение. Этапы минимизации показаны в табл. 2.10.

Таблица 2.10

Номер группы	Наборы
	I этап	II этап	III этап
0	0000	000* 00*0	000* 00*0
1	0001 0010	0*10 *010	**10
2	0110 1010	*110 1*10
3	1110

В графе I этапа приведены наборы, соответствующие значениям функции, равным логическому 0. В последующих графах приведены результаты склеивания.

Сокращенная КНФ записывается через инверсные комбинации наборов последнего этапа:

.

Переход от сокращенной КНФ к минимальной КНФ не имеет особенностей.

Особенности построения логических устройств на реальной элементной базе. Обычно задан не только тип логического элемента (ЛЭ), но и число его входов. Это значит, что задано число входных переменных, над которыми выполняется логическая операция. При этом, как правило, реальное число входов заданных логических элементов не соответствует числу переменных в полученных после соответствующего преобразования выражениях. Возникает одна из следующих ситуаций:

а) число входов ЛЭ больше числа переменных, входящих в реализуемую с их помощью логическую функцию;

б) число входов ЛЭ меньше числа переменных, входящих в реализуемую с их помощью логическую функцию.

Рассмотрим некоторые приемы, используемые для разрешения указанных противоречий [11].

Число входов ЛЭ больше требуемого. Для рассмотрения этого случая введем понятие активного и пассивного логических уровней. Активным логическим уровнем называется такое значение входной переменной, которое однозначно определяет выходной сигнал ЛЭ.

Для элементов И-НЕ и ИЛИ-НЕ такими уровнями являются:

И-НЕ: 0 – активный; 1– пассивный;

ИЛИ-НЕ: 1 – активный; 0– пассивный.

Из сказанного следует, что уменьшить фактическое число входов ЛЭ можно, подавая на неиспользуемые входы сигналы пассивных логических констант: 0 – для элементов ИЛИ-НЕ, 1 – для элементов И-НЕ.

_{Другой прием уменьшения фактического числа входов ЛЭ базируется на использовании законов алгебры логики. Согласно закону повторения} и _{, поэтому на несколько входов ЛЭ можно подавать одну и ту же логическую переменную.}

Число входов меньше требуемого. Эта ситуация сложнее ранее рассмотренной. Приведем два типовых решения.

а) члены исходной МДНФ содержат общие логические переменные. В этом случае общие для нескольких элементарных произведений переменные могут быть представлены в виде общих множителей и вынесены за скобку.

17 Комбинационныеустройства:Определение.Методика проектирования

Комбинационными называют функциональные узлы (блоки), логическое состояние выходов которых зависит только от комбинации логических сигналов на входах в данный момент времени.

Исходными данными (техническим заданием) для проектирования комбинационного узла являются его функциональное описание и требования к основным электрическим параметрам. Функциональное описание комбинационного узла обычно задается в виде таблицы истинности или алгебраического выражения. Процесс проектирования разбивается на несколько последовательно выполняемых этапов:

– выбор элементной базы и способа реализации;

– минимизация заданной логической функции;

– преобразование минимизированной логической функции и синтез логической схемы;

– синтез электрической схемы;

– анализ и оптимизация электрической схемы.

Выбор элементной базы (ТТЛ, ЭСЛ, КМОП или их модификаций) определяется требованиями, предъявляемыми к электрическим параметрам комбинационного узла: быстродействию, потребляемой мощности, помехоустойчивости и др.

Минимизация логической функции выполняется с помощью одного из методов минимизации, в частности, карт Карно.

Преобразование полученной МДНФ производится так, чтобы представить ее в виде комбинаций операций, выполняемых базовыми элементами, на которых будет реализовано проектируемое устройство. Такими базовыми элементами могут быть наборы И–НЕ; ИЛИ–НЕ; И, ИЛИ, НЕ (см. пример 2.2).

После преобразования МДНФ выполняется синтез логической схемы путем соответствующего соединения выбранных логических элементов, на входы которых подаются логические переменные или их инверсии.

Синтез электрической схемы комбинационного узла при элементной реализации осуществляется путем замены элементов в полученной логической схеме их схемотехническими эквивалентами из имеющейся у проектировщика библиотеки или каталога.

Анализ синтезированных схем выполняется с целью проверки соответствия их параметров требованиям технического задания и выбора наиболее удачного схемного варианта. На данном этапе определяются основные характеристики полученных схем (в первую очередь потребляемая мощность и задержка переключения), а также проверяется выполнение приведенных в техническом задании ограничений на такие параметры, как помехоустойчивость, коэффициент разветвления, рабочий диапазон температур и напряжений питания.

Если в проектируемой схеме можно изменить параметры компонентов (сопротивлений резисторов, ширину канала МДП-транзисторов), то следует произвести параметрическую оптимизацию схемы.