- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
68. Цап с матрицей взвешенных коэффициентов
Принцип построения ЦАП, реализующих метод суммирования токов, иллюстрируется рис. 7.4, а. Данное устройство в общем случае содержит (по числу разрядов входного позиционного кода) источников тока иуправляемых разрядами этого кода переключателей. Если в-м разряде входного кодаприсутствует сигнал логической 1 (), соответствующий переключательподключает эталонный источник токак сопротивлению нагрузки(вывод «а» схемы). В противном случае (), переключательзакорачивает соответствующий источник и токне протекает через нагрузку.
В результате ток резистора
(7.7)
пропорционален значению входного кода. При условии выходное напряжение схемытакже пропорционально входному коду.
Рис. 7.4. Структурная схема ЦАП с суммированием токов (а) и ее реализация с использованием матрицы взвешенных резисторов (б)
На практике для получения напряжения, пропорционального входному коду, к выводам «а», «b» подключают операционный усилитель (ОУ) (рис. 7.4, б). Напряжение между входами ОУ всегда равно нулю. Поэтому для рассматриваемой схемы и по первому закону Кирхгофа. Откуда
(7.8)
т.е. выходное напряжение ОУ прямо пропорционально выходному току ЦАП и сопротивлению и не зависит от сопротивления выходной нагрузки ОУ.
В простейшем случае для получения эталонных источников тока можно к источнику напряженияподключить ряд резисторов, сопротивления которых пропорциональны весовым коэффициентам входного кода (рис. 4,б). Такие резисторы называютвзвешенными. Так как для ОУ , то токи резисторов схемы будут обратно пропорциональны их сопротивлениям, где, и для выходного напряжения устройства справедливо выражение (7.8).
Недостатком такого решения является широкий диапазон изменения сопротивлений взвешенных резисторов, используемых для формирования разрядных токов. К тому же для обеспечения точности преобразования абсолютные значения сопротивлений этих резисторов должны выдерживаться с прецизионной точностью. Так, в случае 12-разрядного ЦАП сопротивления разрядных резисторов должны отличаться в раз, что весьма трудно выполнить технологически. Поэтому для получения источников эталонного тока часто используют резистивныематрицы, выполненные только на резисторах двух номиналови.
69. Цап с матрицей r-2r
В качестве примера рассмотрим приведенную на рис. 7.5 схему 4-разрядного ЦАП с матрицей . Схема включаетматрицу, четыре переключателяна МДП-транзисторахи, четыре инвертораи ОУс цепью отрицательной обратной связи (ООС). На входы инвертора подаются сигналы разрядов входного кода, а на вход матрицы– напряжение от эталонного источника.
Рассмотрим сначала работу матрицы . Для удобства предположим, что на вход ЦАП подан нулевой код (0000). Тогда выходными сигналами инвертороввключены транзисторыпереключателей, и нижние выводы всех резисторовматрицы подключены к общей шине.
Рис. 7.5. Структурная схема ЦАП с матрицей
Работа матрицы основана на том, что выходное сопротивление любой отсекаемой от нее выходной части схемы, содержащей целое числозвеньев, определяется параллельным соединением двух цепей, сопротивления каждой из которых равно. Поясним это. Между узлом «а» матрицы и общей шиной параллельно включены два резистора(– включен). Поэтому выходное сопротивление матрицы относительно узла «а» равно. Между узлом «b» и общей шиной схемы также параллельно включены резистор и последовательно соединенные резистори выходное сопротивление матрицы относительно узла «a», равное . Поэтому выходное сопротивление матрицы, измеренное относительно узла «b», также равно и т.д.
Согласно сказанному полное выходное сопротивление матрицы, измеренное относительно узла «d», равно , и ток, отбираемый матрицей от источника,
(7.9)
Так как сопротивления ветвей матрицы, подключенных к точке «d» равны, то .
Ток , втекающий в узел «с», также разделяется пополам, т.е.и т.д.
Из приведенного анализа видно, что через переключатели протекают токи, значения которых пропорциональны весовым коэффициентам двоичного кода.
Если на входы некоторых инверторов поданы сигналы логической 1, то в соответствующих переключателях включены транзисторыи токи, пропорциональные весовым коэффициентам данных разрядов, попадают на инвертирующий вход ОУ. В этом случае, согласно принципу суперпозиции, для входного тока ОУ справедливо выражение (7.7), а для выходного напряжения усилителя – выражение (7.8).
Определим напряжение, которое может быть сформировано на выходе схемы на рис. 7.5 при подаче на ее вход кода 1111. Из (7.8) с учетом (7.7) и (7.9) получаем
. (7.10)
В общем случае, учитывая, что выражение в скобках представляет сумму членов геометрической прогрессии со знаменателем ½ для -разрядного кода можно записать
. (7.11)
Полученные выражения показывают, что в ЦАП рассматриваемого типа максимальное выходное напряжение на меньше опорного напряжения, причем
. (7.12)
Величина численно равна 1ЕМР. Обычно соблюдается условие.
При увеличении числа разрядов рабочие токи матрицы уменьшаются и становятся соизмеримыми с собственными шумами используемых элементов. Так, для 12-разрядного ЦАП отношение токов старшего и младшего разрядов равно 211 = 2048. Максимальный разрядный ток, определенный из условия допустимой рассеиваемой интегральной схемой мощности, обычно ограничивается на уровне в несколько миллиампер. Тогда токи младших разрядов ЦАП лежат на уровне десятых, сотых долей микроампера, что не позволяет обеспечить требуемую точность преобразования.