
- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
Микросхема КМ1816ВЕ48 (рис. 9) конструктивно выполнена в 40-выводном металлокерамическом корпусе 2123.40-6 с прозрачной для УФ-стирания крышкой [3, 4]. Остальные БИС семейства ВЕ48 конструктивно выполнены в 40-выводных пластмассовых корпусах 2123.40-2. Все выводы электрически совместимы с элементами ТТЛ.
Рис. 9. Условное графическое обозначение ВЕ48
Приведем состав физического интерфейса ВЕ48 (таблица 7).
Таблица 7
Обозначения выводов микроконтроллера ВЕ48
Вывод |
Номер вывода |
Описание |
|
20 |
Общий |
|
26 |
Напряжение питания +5 В или +21 В в режиме программирования УСППЗУ |
|
40 |
Напряжение питания +5 В |
|
27–34 |
Псевдодвунаправленный 8-разрядный порт ВВ |
|
21–24, 35–38 |
Псевдодвунаправленный 8-разрядный порт ВВ, младшая тетрада которого P20–P23 используется для вывода старшей части адреса при обращении к внешней памяти программ или как канал связи с расширителем ВВ |
|
12–19 |
Двунаправленный
8-разрядный канал ВВ данных либо
синхронно со стробами
|
|
25 |
Выходной строб для расширителя ВВ или программирующий импульс +18 В в режиме программирования УСППЗУ |
|
11 |
Строб приема адреса. Генерируется в начале каждого машинного цикла и может быть применен для синхронизации внешних цепей |
|
8 |
Строб чтения данных. Генерируется в циклах чтения шины BUS. Используется как строб чтения внешней памяти данных. |
|
10 |
Строб выдачи данных. Генерируется в циклах вывода информации через шину BUS. Применяется как строб записи данных во внешнюю память |
|
4 |
Вход начальной установки. Используется в режимах программирования УСППЗУ. |
|
9 |
Строб чтения внешней памяти программ |
|
7 |
Разрешение доступа к внешней памяти. Применяется для запрета внутреннего ПЗУ в режимах эмуляции и отладки. Подача на вход напряжения +18 В переводит прибор в режим программирования УСППЗУ |
|
5 |
Пошаговый режим. Используется совместно с ALE для организации пошагового исполнения команд |
|
2, 3 |
Вход и выход для подключения кварцевого резонатора, а также вход для внешнего ГТИ |
|
1 |
Тестовый вход или выход для выдачи импульсов CLK, формируемых внутри микроконтроллера |
|
39 |
Тестовый вход, а также вход для приема импульсов счета |
|
6 |
Тестовый вход, а также вход для приема внешнего запроса на прерывание с низким уровнем активности |