
- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
65.Способы увеличения объема памяти запоминающих устройств
На практике приходится иметь дело со стандартным рядом интегральных схем запоминающих устройств, организация и объем памяти которых заданы. Как правило, эти показатели не совпадают с требованиями конкретной аппаратуры, и встает задача построения на интегральных схемах ЗУ заданной организации ЗУ с требуемой организацией.
Для этой цели используются два технических решения: наращивание разрядности хранимых слов; наращивание числа хранимых слов. Используя одновременно оба этих метода, можно увеличить как разрядность, так и количество хранимой информации.
Увеличить
разрядность хранимых в памяти слов
можно параллельным включением нескольких
одинаковых интегральных схем. На рис.
6.7, а показано построение ЗУ с организацией
1К×4 бит на основе интегральных схем с
организацией 1К×1. Для этого один и тот
же адрес необходимо подать одновременно
на адресные входы четырех интегральных
схем. С выхода
каждой интегральной схемы по указанному
адресу будет считан 1 бит информации.
Следовательно, подключив выходы
интегральных схем к соответствующим
разрядам 4-разрядной шины, с последней
можно считать 4-разрядное слово. Таким
образом, наращивание разрядности
хранимых информационных слов не требует
применения дополнительных технических
средств и может быть выполнено простым
соединением имеющихся интегральных
схем.
Практическая
задача увеличения количества хранимых
слов решается с использованием
дополнительного дешифратора,
предназначенного для формирования
сигнала разрешения работы нескольким
параллельно включенным по выходам
интегральных схем. Данное решение
иллюстрируется рис. 6.7, б на котором
показано выполнение памяти 4К×1 на основе
интегральных схем с собственной
организацией 1К×1. Для обращения к объему
памяти в 4К необходимо 12-разрядное
адресное слово. Интегральная схема
заданного типа управляется 10-разрядным
адресным словом. Два старших разряда
адреса
и
подаются на адресные входы дополнительного
дешифратора, выходы которого подсоединены
к входам
соответствующих интегральных схем.
Поэтому при подаче адреса дешифратор
старших разрядов из четырех интегральных
схем выберет только ту, в которой хранится
нужная информация. Выходы остальных
интегральных схем будут отключены от
выходной шины данных, с которой будет
считана только соответствующая поданному
адресу информация.
Рис. 6.7. Организация ЗУ при наращивании разрядности выходного слова (а) и
числа хранимых слов (б)
66. ЦАП и АЦП
В электронных системах одинаково широко используется обработка информации, представленной в аналоговой и цифровой формах. Объясняется это тем, что первичная, исходная информация о различных физических величинах и процессах носит аналоговый характер. Обработку же этой информации удобнее вести в цифровой форме. Использование полученных после цифровой обработки результатов также в большинстве случаев требует их аналогового представления. Следовательно, любая система, использующая цифровые методы обработки информации, должна содержать устройства взаимного преобразования аналоговых и цифровых сигналов. Роль таких устройств выполняют аналого-цифровые и цифро-аналоговые преобразователи (АЦП и ЦАП).
Аналого-цифровой преобразователь – устройство, предназначенное для преобразования непрерывно изменяющейся во времени аналоговой физической величины в эквивалентные ей значения числовых кодов.
Цифро-аналоговый преобразователь – устройство, предназначенное для преобразования входной величины, представленной последовательностью числовых кодов, в эквивалентные им значения заданной физической величины.
Процесс аналого-цифрового преобразования предполагает последовательное выполнения следующих операций:
– выборка значений исходной аналоговой величины в некоторые заданные дискретные моменты времени, т.е. дискретизация сигнала по времени;
– квантование (округление до некоторых известных величин) полученной в дискретные моменты времени последовательности значений исходной аналоговой величины по уровню;
– кодирование – замена найденных квантованных значений некоторыми числовыми кодами.
Проиллюстрируем
эту последовательность действий с
помощью рис. 7.1. Пусть задана некоторая
аналоговая зависимость
.
Для получения ее дискретного эквивалента
необходимо провести выборку ее значений
в дискретные моменты времени
,
где
целое число. Постоянная величина
носит название периода выборки илипериода
дискретизации,
а сам процесс замены исходной аналоговой
функции
некоторой дискретной функцией
называется дискретизацией сигнала во
времени.
Рис. 7.1. Аналого-цифровое и цифро-аналоговое преобразование
Операция
квантования по уровню дискретной функции
заключается в отображении бесконечного
множества ее значений на некоторое
конечное множество значений
,
называемыхуровнями
квантования.
Для выполнения этой операции весь
динамический диапазон
изменения дискретной функции
разбивают на некоторое заданное число
уровней
и производят округление каждой величины
до ближайшего уровня
.
Величина
носит названиешага
квантования.
Результатом операции квантования по
уровню является дискретная функция
,
которая может принимать
значений.
Для
выполнения последней операции необходимо
выбрать некоторый код
,
способный отображать не менее
-го
значения, и каждому дискретному значению
поставить в соответствие некоторый код
.
В простейшем случае в качестве кода
может быть использована последовательность
чисел, соответствующих порядковым
номерам уровней квантования. При таком
выборе кода представленная на рис. 1
функция
может быть заменена последовательностью
десятичных чисел
=
{0, 1, 3, 4, 4, 5, 4, 4, 3, 2, 2}, или в двоичной форме
=
{000, 001, 011, 100, 100, 101, 100, 100, 011, 010, 010}.
В аналитической форме процесс аналого-цифрового преобразования может быть представлен выражением
, (7.1)
где
результат в квадратных скобках округлен
до ближайшего целого числа,
– погрешность преобразования на
-м
шаге.
Переходы
от исходной функции
к дискретной
и далее к квантованной по уровню
сопряжены с некоторой потерей информации.
На этапе кодирования подобные потери
отсутствуют.
Для
исключения погрешности на этапе
дискретизации по времени, согласно
теореме Котельникова, период дискретизации
должен отвечать условию
, (7.2)
где
– частота максимальной гармоники
исходного сигнала. В этом случае
дискретные значения
полностью определяют исходную зависимость
.
Процесс
квантования по уровню дискретной функции
всегда связан с внесением некоторой
погрешности
,
значение которой определяется неравенством
. (7.3)
Величина
носит название шума квантования и
однозначно определяется числом допустимых
значений функции
,
т.е. разрядностью используемого числового
кода.
Кроме рассмотренных, существуют также инструментальные погрешности преобразования, связанные с неидеальностью используемой элементной базы.
Процесс цифро-аналогового преобразования предполагает последовательное выполнение следующих операций:
– формирование
в заданном диапазоне изменения выходного
сигнала
его дискретных значений
,
отличающихся на некоторое значение
,
и постановка каждому сформированному
уровню в соответствие некоторого кода
;
– последовательное,
с заданным временным интервалом
,
присвоение выходному сигналу значений
выделенных уровней, соответствующих
входной последовательности кодов
.
Если
предположить, что
и
,
то результатом цифро-аналогового
преобразования полученной ранее
последовательности кодов
будет показанная на рис. 5.1 ступенчатая
функция
.
Эта функция, хоти и непрерывна во времени,
но остается дискретной по уровню, что
является результатом погрешности,
обусловленной шумом квантования.
Математически алгоритм цифро-аналогового преобразования можно записать в виде
, (7.4)
где
– погрешность преобразования на
-м
шаге.