- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
57. Синтез генераторов кодов на основе сдвиговых регистров.
Генераторы на основе сдвиговых регистров. Таким способом можно реализовать генераторы циклических последовательностей чисел, в которых каждое последующее число образуется путем сдвига предыдущего числа, записанного в регистре, на один разряд и введением в освободившийся первый разряд 0 или 1. Для этого ко входу первого разряда регистра подключается комбинационная схема, образующая необходимый управляющий сигнал . Если имеется -разрядный сдвиговый регистр, то можно генерировать циклические последовательности длиной[1].
Рассмотрим методику структурного проектирования генераторов этого типа.
Пример 5.9. Спроектировать на основе сдвиговых регистров генератор последовательности кодов 0–1–3–7–6–5–2–4.
Решение. Составим таблицу состояний и запишем функции переходов для первого разряда регистра (табл. 5.14 и рис. 5.26).
Таблица 5.14
Таблица состояний генератора кодов 0–1–3–7–6–5–2–4
№ сост. | |||||||
0 |
0 |
0 |
0 |
0 |
0 |
1 |
01 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
11 |
3 |
0 |
1 |
1 |
1 |
1 |
1 |
11 |
7 |
1 |
1 |
1 |
1 |
1 |
0 |
10 |
6 |
1 |
1 |
0 |
1 |
0 |
1 |
01 |
5 |
1 |
0 |
1 |
0 |
1 |
0 |
10 |
2 |
0 |
1 |
0 |
1 |
0 |
0 |
00 |
4 |
1 |
0 |
0 |
0 |
0 |
0 |
00 |
Рис. 5.26. Карта Карно для функций переходов первого разряда регистра
С помощью словаря переходов для выбранного типа триггеров получаем и минимизируем функции входов триггеров. Обычно в сдвиговых регистрах используются D-триггеры, поэтому для проектируемого генератора получаем следующую карту Карно (рис. 5.27).
Рис. 5.27. Карта Карно функции
После минимизации (объединяем нули)
. (5.17)
Составляем логическую схему генератора путем построения управляющей комбинационной схемы, реализующей полученную функцию входов (5.17) и ее подключения к входу первого разряда сдвигового регистра, содержащего . При использовании элемента И–ИЛИ–НЕ получаем структуру проектируемого генератора (рис. 5.28).
Для получения циклических последовательностей длиной из таблицы исключают часть состояний.
Рис. 5.28. Структурная схема генератора кодов на основе сдвигового регистра
Кольцевые генераторы часто используются для получения числовых последовательностей максимальной длины. В качестве примера можно привести схему генератора с функцией , который формирует последовательность из 15 четырехразрядных чисел. Порядок их появления 8–4–2–9–12–6–3–5–2–13–14–15–7–3–2 можно считать случайным, а повторение чисел происходит черезтактов, где – число разрядов регистра. Поэтому такие схемы называют генераторами псевдослучайных последовательностей. Генераторы, имеющие , широко используются в цифровой аппаратуре для формирования множества тестовых сигналов, необходимых для контроля и диагностики неисправностей.
Достоинством генераторов данного типа является использование сдвигового регистра, построенного из однотипных триггеров, благодаря чему существенно упрощается топологическое проектирование генератора и уменьшается требуемая площадь кристалла. Однако генераторы на основе регистров образуют только циклические последовательности чисел. Для реализации любых нециклических последовательностей требуется использовать дополнительный комбинационный преобразователь кодов, включаемый на выходе генератора. При этом основные параметры генератора (быстродействие, мощность, площадь кристалла) несколько ухудшаются.