
- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
48. Функционирование, схемы и условное графическое обозначение регистров сдвига
Регистры сдвига. Регистры сдвига схемотехнически аналогичны счетчикам и чаще всего выполняются на основеD-триггеров.
С их помощью можно: записать и хранить цифровое слово в последовательном коде; изменить положение цифрового слова в разрядах регистра путем сдвига его влево или вправо; преобразовать числа, представленные в параллельном коде, в числа в последовательном коде, и наоборот. Соответственно и считывание информации в них может быть выполнено двумя способами: в течение определенного времени в последовательном коде; одновременно в параллельном коде.
Если схема регистра выполнена так, что записанная информация может сдвигаться только в одном направлении (вправо или влево), то его называют однонаправленным. Если сдвиг цифрового слова возможен в обе стороны (вправо и влево), то говорят, что регистрдвунаправленныйилиреверсивный.
Регистры, в которых возможно сдвигать цифровые слова вправо и влево, записывать их как в последовательном, так и в параллельном кодах и считывать в последовательном и параллельном кодах, называют универсальными.
Принципиальная схема простейшего однонаправленного регистра на D-триггерах приведена на рис. 3.14,а, условное обозначение его показано на рис. 3.14,б.
Рис. 3.14. Схема однонаправленного сдвига (а) и его условное обозначение (б)
Двоичное
число, которое требуется записать в
последовательном коде, подается на вход
.
Запись каждого разряда происходит «по
фронту» импульсов синхронизации,
подаваемых на вход
.
Они должны следовать с той же частотой,
с которой меняются сигналы на входе
,
но для четкой и уверенной работы должны
быть сдвинуты относительно него по фазе
так, чтобы фронты импульсов не совпадали.
Вход
используется для установки всех триггеров
в нулевое состояние.
Так
как в составе регистра имеется четыре
триггера – он четырехразрядный. В него
может быть записано двоичное число,
состоящее из четырех разрядов, например
0101. Так как триггер типа Dесть триггер задержки, то при приходе
сигнала старшего разряда числа и импульса
на входв первом триггере
запишется его значение. Во втором
триггере
состояние не измениться, так как новое
значение сигнала на выходе триггера
и соответственно на входе
появится только через промежуток времени
.
Все триггеры срабатывают одновременно
по фронту импульса синхронизации.
Поэтому сигнал, появившийся на их входе
через промежуток времени
,
не может изменить их состояние. И только
при следующем импульсе синхронизации
сигнал выхода триггера
запишется в триггер
.
Но он по той же причине не успеет изменить
состояние триггера
.
Нужен третий импульс синхронизации,
чтобы значение разряда, записанное в
триггер
при первом импульсе, записалось в триггер
и т.д. Таким образом, при каждом импульсе
синхронизации число каждого разряда
перемещается направо и записывается в
следующий триггер.
Состояние
выходов триггеров
характеризует записанное двоичное
число в параллельном коде. Для получения
числа в последовательном коде на вход
необходимо подать дополнительные
импульсы синхронизации. При этом выходной
сигнал триггера
последовательно принимает значения,
записанные в разрядах регистра.
Промышленностью выпускается большое количество регистров сдвига: К1500ИР141, К531ИР11П, К1533ИР31, К555ИР8, К561ИР2 и др. На входах ряда регистров установлены буферные усилители, у которых есть третье высокоимпедансное состояние.