
- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
Анализ
конъюнктивной бистабильной ячейки.
Изображенная на рис. 3.5 конъюнктивная
бистабильная ячейка (КБЯ) имеет два
управляющих входа:и
.
С их помощью реализуется внутреннее
управление бистабильной ячейкой.
Выходами
КБЯ являются сигналы
и
,
логические значения которых равны:
,
.
Соединенные с выходами
,
внутренние входы бистабильной ячейки
обозначаются соответственно
,
.
В
стационарном режиме внутренние входы
,
и выходы
,
удовлетворяют условиям:
,
. (3.6)
Рис. 3.5. Конъюнктивная бистабильная ячейка
Запишем логические уравнения выходов схемы:
. (3.7)
Составим
карту Карно, с помощью которой будем
анализировать переходные процессы в
КБЯ. Столбцы этой карты обозначим
всевозможными комбинациями независимых
(входных) переменных
и
,
а строки – комбинациями зависимых
(выходных) переменных
и
.
В клетки этой карты запишем значения
функций
и
,
определенные в соответствии с системой
уравнений (3.7). Таким образом, в клетках
будет записано двузначное двоичное
число, при этом первый разряд будет
соответствовать значению
,
а второй –
.
Рис. 3.6. Таблица истинности (а) и таблица переходов (б) КБЯ
Очевидно,
что состояние схемы является устойчивым,
если значения функций
и
совпадают с обозначением соответствующей
строки таблицы. Например, при пересечении
столбца 01 и строки 10 находится устойчивое
состояние 10, а на пересечении того же
столбца и строки 11 – неустойчивое
состояние 10.
Иногда таблицу истинности (рис. 3.6,а) представляют в другой форме и называют таблицей переходов (рис. 3.6,б). Здесь кружками обозначены устойчивые состояния, точками – неустойчивые, а стрелки указывают направления переходов. Рассмотрим подробнее, как осуществляется переход схемы из неустойчивого состояния в устойчивое. При этом возможны два случая:
– код неустойчивого состояния в карте Карно совпадает с кодом устойчивого состояния;
– код неустойчивого состояния не совпадает с кодом устойчивого.
В
первом случае при фиксированных значениях
независимых переменных
и
выходные сигналы
и
,
соответствующие неустойчивому состоянию,
подаются на входы
,
схемы, тем самым обеспечивая переход к
строке карты Карно, отображающей
устойчивое состояние. Например,
пересечение столбца 10 и строки 11
соответствует неустойчивому состоянию
01. Однако при подаче на входы
,
схемы комбинации 01 и при прежних значениях
,
схема переходит в уже устойчивое
состояние 01.
Во
втором случае при фиксированных
,
выходные сигналы
,
обусловливают переход к новой строке
карты Карно, где эти же значения
,
являются входными и так далее, пока не
возникнет ситуация, предусмотренная
первым случаем. Например, для столбца
01 и строки 00 мы имеем неустойчивое
состояние 11. После поступления этих
сигналов (
)
на вход схемы возникнет неустойчивое
состояние 10 (строка 11), код которого
совпадает с кодом устойчивого состояния
10 (строка 10), т.е. мы пришли к первому
случаю.
Таким
образом, для столбцов
=
00, 01, 10 бистабильная ячейка через
промежуточные неустойчивые состояния
в конечном итоге переходит в устойчивое
состояние. Эти переходы называются
некритическими состязаниями (гонками).
Иной
случай можно наблюдать при
=11.
В этом столбце два устойчивых состояния
и
.
Поэтому из неустойчивых состояний
и
может начаться циклический процесс
перехода из состояния 11 (строка 00) в
состояние 00 (строка 11) и наоборот, т.е.
могут возникнуть колебания
.
Данное явление свидетельствует о наличии в схеме критических (опасных) состязаний (гонок), что недопустимо в схемах, предназначенных для запоминания информации. Кроме того, если время задержки элементов несколько отличается, то возможен переход в любое из устойчивых состояний, т.е. состояние схемы будет неопределенным. Следовательно, таблица переходов позволяет наглядно проверить логическое функционирование проектируемой структуры, в частности, установить наличие состязаний.
Для
того, чтобы рассматриваемую схему можно
было использовать для запоминания
информации, необходимо запретить
одновременное обращение в нуль
и
,
т.е. исключить столбец карты Карно с
=00,
так как устойчивым состоянием в этом
столбце является состояние
,
при котором нарушается бистабильность
схемы. Состояние
неудобно тем, что после изменения
независимых входных переменных
от значений 00 к значениям 11, схема может
перейти в состояние 01 или 10, иначе говоря,
переход будет неопределенным.
Для исключения первого столбца требуется наложить ограничительное условие
. (3.8)
На основе карты Карно запишем таблицу состояний для КБЯ (таблица 3.7).
Таблица 3.7
|
|
|
|
0 |
0 |
0 |
* |
0 |
0 |
1 |
* |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
Минимизировав
не полностью определенную функцию
,
получим (рис. 3.7):
. (3.9)
Рис. 3.7. Карта Карно для таблицы состояний 3.6
Уравнение (3.9) совместно с условием (3.8) образуют характеристические уравнения конъюнктивной бистабильной ячейки.
,
. (3.10)
Анализ дизъюнктивной бистабильной ячейки. По методике, аналогичной рассмотренной выше, проведем анализ дизъюнктивной бистабильной ячейки (ДБЯ).
Изображенная
на рис. 3.8 дизъюнктивная бистабильная
ячейка (ДБЯ) имеет два управляющих входа:
и
.
С их помощью реализуется внутреннее
управление бистабильной ячейкой.
Рис. 3.8. Дизъюнктивная бистабильная ячейка
Выходами
ДБЯ являются сигналы
и
,
логические значения которых равны:
,
.
Соединенные с выходами
,
внутренние входы бистабильной ячейки
обозначаются соответственно
,
.
В
стационарном режиме внутренние входы
,
и выходы
,
удовлетворяют условиям:
,
. (3.11)
Запишем логические уравнения выходов схемы:
. (3.12)
Карты Карно для анализа переходных процессов в дизъюнктивной бистабильной ячейке приведены на рис. 3.9.
Рис. 3.9. Таблица истинности (а) и таблица переходов (б) ДБЯ
Как
следует из таблицы переходов, в третьем
столбце ()
устойчивым является состояние, в котором
,
т.е. теряется бистабильность ячейки.
Таким образом, необходимо ввести
следующее ограничительное условие
. (3.13)
Запишем далее таблицу состояний для ДБЯ (таблица 3.8).
Таблица 3.8
|
|
|
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
* |
1 |
1 |
1 |
* |
Минимизировав
не полностью определенную функцию
,
получим (рис. 3.10):
(3.14)
Рис. 3.10. Карта Карно для таблицы состояний 3.7
Уравнение (3.14) совместно с условием (3.13) образуют характеристические уравнения дизъюнктивной бистабильной ячейки.
. (3.15)
45.Классификация триггеров по функциональному назначению: RS-триггер, JK-триггер, T-триггер, D-триггер. Их таблицы состояний, характеристические уравнения и таблицы переходов. Условные графические обозначения .
Триггеромназывается устройство, способное формировать два устойчивых значения выходного сигнала и скачкообразно изменять эти значения под действием внешнего управляющего сигнала.
В общем случае триггер содержит собственно элемент памяти и некоторую входную комбинационную схему, преобразующую входные сигналы триггера в сигналы, требуемые для управления элементом памяти (рис. 3.1).
Рис. 3.1. Общая структура триггера
В качестве элемента памяти в цифровых микросхемах используется бистабильная ячейка, представляющая собой два инвертирующих логических элемента (чаще всего ИЛИ–НЕ или И–НЕ), соединенных перекрестными связями: прямой и обратной (рис. 3.2).
а) б)
Рис. 3.2. Конъюнктивная (а) и дизъюнктивная (б) бистабильные ячейки
Классификация триггеров проводится по признакам логического функционирования и способу записи информации (рис. 3.3).
Рис. 3.3. Классификация триггеров
По
способу записи информации различают
асинхронные(нетактируемые) исинхронные(тактируемые) триггеры.
В нетактируемых переход в новое состояние
вызывается непосредственно изменением
входных информационных сигналов. В
тактируемых триггерах, имеющих специальный
вход, переход происходит только при
подаче на этот вход тактовых сигналов.
Тактовые сигналы называют также
синхронизирующими, исполнительными,
командными и т.д. Обозначаются они буквой(от словаClock).
По способу восприятия тактовых сигналов триггеры делятся на управляемые уровнемиуправляемые фронтом. Управление уровнем означает, что при одном уровне тактового сигнала триггер воспринимает входные сигналы и реагирует на них, а при другом не воспринимает и остается в неизменном состоянии. При управлении фронтом разрешение на переключение дается только в момент перепада тактового сигнала. В остальное время независимо от уровня тактового сигнала триггер не воспринимает входные сигналы и остается в неизменном состоянии. Триггеры, управляемые фронтом, называются также триггерами сдинамическим управлением.
Динамический вход может быть прямыми или инверсным. Прямое динамическое управление означает разрешение на переключение при изменении тактового сигнала с нулевого значения на единичное, инверсное – при изменении тактового сигнала с единичного значения на нулевое.
По характеру процесса переключения триггеры делятся на одноступенчатыеидвухступенчатые.
В одноступенчатом триггере переключение в новое состояние происходит сразу, в двухступенчатом – по этапам. Двухступенчатые триггеры (на схемах обозначаются TTилиMS) состоят из входной и выходной ступеней. Переход в новое состояние происходит в обеих ступенях поочередно. Один из уровней тактового сигнала разрешает прием информации во входную ступень при неизменном состоянии выходной ступени. Другой уровень тактового сигнала разрешает передачу нового состояния из входной ступени в выходную.
По логическому функционированию различают триггеры типов RS,D,T,JKи др. Кроме того, используются комбинированные триггеры, в которых совмещаются одновременно несколько типов, и триггеры со сложной входной логикой (группами входов, связанных между собой логическими зависимостями).
RS-триггеримеет два управляющих входаи
,
с помощью которых выполняются функции
установки триггера в состояние
(при
,
)
и сброса в состояние
(при
,
).
При
триггер работает в режиме хранения,
т.е. сохраняет ранее установленное
состояние:
либо
.
Комбинация входных переменных
(установка и сброс одновременно) являетсязапрещенной, так как может привести
к неопределенному (непредсказуемому)
состоянию выхода
.
Во избежание возникновения сбоев в
цифровых системах комбинацию
исключают, поэтому она являетсянереализуемой. Полная таблица
состояний 3.1 представляет собой табличное
описание функционированияRS-триггера.
Нереализуемая комбинация входных
переменных
дает два безразличных набора переменных
,
,
,
для которых значение функции
не определено. Минимизировав функцию
,
получим характеристическое уравнениеRS-триггера:
. (3.1)
Как
видно из таблицы 3.1, при
(режим хранения) состояние выхода
триггера не изменяется:
.
Поэтому полную таблицу состояний путем
объединения строк и исключения столбца
можно преобразовать в более компактную
форму (таблица 3.2).RS-триггеры
могут быть асинхронными или синхронными,
синхронизируемые уровнем либо фронтом
синхросигнала.
Таблица 3.1 Таблица 3.2
|
|
|
|
|
|
|
|
0 |
0 |
0 |
0 |
0 |
0 |
| |
0 |
0 |
1 |
1 |
0 |
1 |
1 | |
0 |
1 |
0 |
1 |
1 |
0 |
0 | |
0 |
1 |
1 |
1 |
1 |
1 |
| |
1 |
0 |
0 |
0 | ||||
1 |
0 |
1 |
0 | ||||
1 |
1 |
0 |
| ||||
1 |
1 |
1 |
|
JK-триггерхарактеризуется таблицей состояний
3.3. Он отличается отRS-триггера
тем, что при поступлении на входы
комбинациименяет состояние выхода на противоположное:
.
Таким образом,JK-триггер
не имеет запрещенных комбинаций входных
сигналов, которые следовало бы исключать
при работе цифровых систем. Его
характеристическое уравнение имеет
вид
. (3.2)
Таблица 3.3
|
|
|
0 |
0 |
|
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
|
Так же как RS-триггер,JK-триггер может быть асинхронным, синхронизируемым уровнем или фронтом. На практике обычно используютсяJK-триггеры, синхронизируемые фронтом.
T-триггер,
называемый частосчетным триггером,
характеризуется таблицей состояний
3.4. Состояние его выхода меняется на
противоположное при поступлении на
вход счетного сигналаи сохраняется неизменным при
.
В соответствии с таблицей 3.4
характеристическое уравнениеT-триггера
имеет вид
. (3.3)
Из
таблицы 3.3 видно, что при
состояниеJK-триггера,
синхронизируемого фронтом, будет
изменяться на противоположное
при поступлении каждого синхроимпульса.
Таким образом,JK-триггер
в этом случае функционирует какT-триггер
при подаче счетного сигнала
на вход синхронизации
.
D-триггеримеет таблицу состояний 3.5, в которой отсутствует состояние, соответствующее режиму хранения.D-триггеры бывают только синхронными, и в соответствии с таблицей 3.5 они после поступления синхросигнала устанавливаются в состояние
. (3.4)
Выражение
(3.4) является характеристическим
уравнением D-триггера.D-триггер выполняет функцию
задержки информации, поступающей на
управляющий вход,
на один период синхросигналов (такт
машинного времени). В микроэлектронной
аппаратуре широко используютсяD-триггеры, синхронизируемые
фронтом и синхронизируемые уровнем.
Таблица 3.4 Таблица 3.5
|
|
|
|
|
0 |
|
0 |
0 | |
1 |
|
1 |
1 |
Согласно
таблицам состояний 3.3 и 3.5 синхронный
JK-триггер будет выполнять
функцииD-триггера, если
исключить комбинации, при которых.
Это достигается соединением входов
и
через инвертор. В свою очередь,D-триггер,
синхронизируемый фронтом, выполняет
функцииT-триггера, если
соединить вход
с инверсным выходом
.
Условные графические обозначения рассмотренных триггеров приведены на рис. 3.4.
Рис. 3.4. Условные графические обозначения триггеров
а – асинхронный RS-триггер; б – синхронизируемый логическим нулемRS-триггер; в –D-триггер, срабатывающий по фронту 01; г –JK-триггер, срабатывающий по срезу 10; д – двухступенчатыйJK-триггер с входами раздельной установки в нулевое (R) и единичное (S) состояния;T-триггер, срабатывающий по срезу 10; ж – синхронизируемый фронтом 10
JK-триггер с логическими элементами И на входахJиK
В комбинированныхтриггерах совмещаются несколько режимов. Например, триггер типаRST– счетный триггер, имеющий также входы установки и сброса.
Примером
триггера со сложной входной логикойслужитJK-триггер с группами
входови
,
соединенных операцией конъюнкции:
,
. (3.5)
Помимо
таблиц состояния и характеристических
уравнений, триггеры определяются также
таблицами переходов (словарями триггеров),
которые представляют собой зависимость
входных переменных от вида переключений
.
Таблицы переходов для рассмотренных
выше триггеров приведены в таблице 3.6.
Таблица 3.6
|
|
|
|
| |||||
|
|
|
|
|
| ||||
00 |
* |
0 |
0 |
* |
0 |
0 | |||
01 |
0 |
1 |
1 |
* |
1 |
1 | |||
10 |
1 |
0 |
* |
1 |
1 |
0 | |||
11 |
0 |
* |
* |
0 |
0 |
1 |