
- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
26. Построение логических функций на мультифлексорах
Мультиплексоры
как универсальные логические элементы.
Мультиплексоры можно использовать в
качестве универсального логического
элемента, реализующего любую логическую
функцию, содержащую до
переменной, где
– число адресных входов мультиплексора.
Применение этого свойства особенно
оправдано, когда число переменных
достаточно велико, 4–5 и более. Один
мультиплексор в этом случае может
заменить несколько корпусов с логическими
элементами вида И, ИЛИ, НЕ и др. Синтез
таких схем довольно прост и осуществляется
на основе словесно описания функции
или по таблицам истинности.
Использование мультиплексора в качестве универсального логического элемента основано на общем свойстве логических функций независимо от числа аргументов всегда равняться логической единице или нулю.
Если
на адресные входы мультиплексора
подавать входные переменные, зная, какой
выходной уровень должен отвечать каждому
сочетанию этих сигналов, то, предварительно
установив на информационных входах
потенциалы нуля и единицы согласно
программе, получим устройство, реализующее
требуемую функцию. На простом примере
функции «исключающее ИЛИ» покажем, как
с помощью мультиплексора 4:1, можно
реализовать любую двоичную функцию
двух переменных. Как следует из таблицы
истинности для функции «исключающее
ИЛИ», сочетаниям
и
отвечает значение логического 0, а двум
другим
и
– логической 1. Для выполнения этих
условий достаточно подключить к адресным
входам мультиплексора
и
шины сигналов
и
соответственно, на информационные входы
и
подать потенциал логического 0, а на
и
– логической 1. Разрешающий (стробирующий)
вход при этом должен быть в состоянии
логического 0. Если число аргументов
равно
,
то мультиплексор следует включать
несколько иначе. Допустим, что на основе
того же мультиплексора требуется
составить схему, реализующую функцию
трех переменных, заданную таблицей
истинности 2.13.
Таблица 2.13
|
|
|
|
Примечание |
0 |
0 |
0 |
1 |
|
0 |
0 |
1 |
1 | |
0 |
1 |
0 |
0 |
|
0 |
1 |
1 |
1 | |
1 |
0 |
0 |
0 |
|
1 |
0 |
1 |
0 | |
1 |
1 |
0 |
1 |
|
1 |
1 |
1 |
0 |
Расчленим
мысленно таблицу истинности на группы
по две строки в каждой; в каждой группе
и
неизменны,
имеет два состояния, а выходной сигнал
может иметь одно из четырех значений:
,
,
,
.
Если переменные сигналы
и
подключить к адресным входам мультиплексора
и
,
а на информационные входы
–
подать согласно таблице истинности
постоянные потенциалы
,
и переменные сигналы
,
то схема на рис. 2.21 будет удовлетворять
заданным условиям.
Рис. 2.21. Схемная реализация функции, заданная таблицей 2.13
Описанный метод проектирования годится также для составления схем и с большим числом переменных.
27. Демультиплексоры
Демультиплексоры
в функциональном отношении противоположны
мультиплексорам. Здесь сигналы с одного
информационного входа распределяются
в желаемой последовательности по
нескольким выходам. Выбор нужной выходной
шины, как и в мультиплексоре, обеспечивается
кодом на адресных входах. При
адресных входах демультиплексор может
иметь в зависимости от конструкции до
выходов.
Если
и
– адресные разряды,
– информационный вход,
– разрешающий (стробирующий) вход,
,
,
,
– выходы, то таблица, описывающая
функционирование демультиплексора
1:4, будет иметь вид (выходы инверсные)
Таблица 2.14
Адресные входы |
Стробирующий сигнал |
Выходы | ||||||
|
|
|
|
|
|
| ||
|
|
1 |
0 |
0 |
0 |
0 | ||
0 |
0 |
0 |
|
1 |
1 |
1 | ||
0 |
1 |
0 |
1 |
|
1 |
1 | ||
1 |
0 |
0 |
1 |
1 |
|
1 | ||
1 |
1 |
0 |
1 |
1 |
1 |
|
Работа устройства определяется следующими булевыми уравнениями:
;
;
;
. (2.51)