Разработка модуля для плис Spartan 6
Разработаем модуль для ПЛИС Spartan 6, реализующий функционирование соответствующих схем МДНФ, МКНФ, в базисе И-НЕ, ИЛИ-НЕ. Модуль имеет сигнальных четыре входа и четыре выхода, соответствующих четырём полученным схемам (рис. 20). Работа устройства описывается языком VHDL.
Рис. 20. Внешний вид модуля
Листинг программы:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity module1 is
Port ( X1 : in STD_LOGIC;
X2 : in STD_LOGIC;
X3 : in STD_LOGIC;
YMDNF : out STD_LOGIC;
YNAND : out STD_LOGIC;
YMKNF : out STD_LOGIC;
YNOR : out STD_LOGIC);
end module1;
architecture Behavioral of module1 is
begin
YMDNF <= (X1 and X2) or (X2 and not X3 and X4) or (X2 and X3 and not X4); -- Реализация МДНФ
YNAND <= (X1 nand X2) nand not((not(X2 nand X4) nand not X3) nand (not(X2 nand X3) nand not X4); -- Реализация схемы в базисе И-НЕ
YMKNF <= X2 and (X1 or X3 or X4) and (X1 or not X3 or not X4); -- Реализация МКНФ
NOR <= not X2 nor not((X1 nor not(X3 nor X4)) nor (X1 nor not (not X3 nor not X4)); -- Реализация схемы в базисе ИЛИ-НЕ
end Behavioral
Запустим симуляцию проекта в программе iSim. Временная диаграмма входных и выходных сигналов разработанного модуля представлена на рисунке 21.
-
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
Рис. 21. Временная диаграмма входных и выходных сигналов устройства
Проанализировав временные диаграммы можно убедиться в их идентичности и их соответствии заданной таблице истинности.