Разработка модуля для плис Spartan 6
Разработаем модуль для ПЛИС Spartan 6, реализующий функционирование соответствующих схем МДНФ, МКНФ, в базисе И-НЕ, ИЛИ-НЕ. Модуль имеет сигнальных три входа и четыре выхода, соответствующих четырём полученным схемам (рис. 14). Работа устройства описывается языком VHDL.
Рис. 14. Внешний вид модуля
Листинг программы:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity module1 is
Port ( X1 : in STD_LOGIC;
X2 : in STD_LOGIC;
X3 : in STD_LOGIC;
YMDNF : out STD_LOGIC;
YNAND : out STD_LOGIC;
YMKNF : out STD_LOGIC;
YNOR : out STD_LOGIC);
end module1;
architecture Behavioral of module1 is
begin
YMDNF <= (X1 and not X2) or (X2 and not X3); -- Реализация МДНФ
YNAND <= (X1 nand not X2) nand (X2 nand not X3); -- Реализация схемы в базисе И-НЕ
YMKNF <= (X1 or X2) and (not X2 or not X3); -- Реализация МКНФ
NOR <= (X1 nor X2) nor (not X2 nor not X3); -- Реализация схемы в базисе ИЛИ-НЕ
end Behavioral
Запустим симуляцию проекта в программе iSim. Временная диаграмма входных и выходных сигналов разработанного модуля представлена на рисунке 15.
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
|
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
|
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
|
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
Рис. 15. Временная диаграмма входных и выходных сигналов устройства
Проанализировав временные диаграммы можно убедиться в их идентичности и их соответствии найденной таблице истинности.
Задание 3
-
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1