Блок ввода/вывода
Блок ввода/вывода позволяет для каждого вывода СБИС задавать свой режим работы: вход; выход; выход с открытым коллектором; двунаправленный.
Он содержит набор выходных буферов и набор программируемых мультиплексоров, число которых зависит от типа корпуса и числа выводов СБИС и лежит в пределах от 6 до 12.
Программирование
(репрограммирование) СБИС
Программирование (репрограммирование) СБИС семейства МАХ7000 может осуществляться:
•вне создаваемой системы (т.е. отдельной СБИС) с использованием программатора, в частности, программатора, выпускаемого фирмой Altera - Altera Stand Alone Programmer (ASAP2), и адаптера, соответствующего типу корпуса СБИС;
•в составе системы (т.е. после распайки СБИС на
плате) с использованием выпускаемых фирмой Altera специализированных устройств - Byteblaster, Biteblaster (только для СБИС MAX7000S).
Программирование в составе системы (In System Programmability (ISP)) реализуется посредством стандартного четырехканального интерфейса - Joint Test Action Group (JTAG) IEEE Std 1149.1-1990.
Отметим, что СБИС МАХ 7000S обеспечивают внутреннее преобразование 5В питающего напряжения в 12В, требуемые для программирования (репрограммирования) EEPROM ячеек. Во время осуществления процедуры программирования (репрограммирования) выводы СБИС находятся в Z-состоянии.
Для разработки цифровых устройств на СБИС PLD фирма Altera предоставляет пользователям функционально полный пакет проектирования MAX+PLUS II.
Пакет имеет модульную структуру и в объеме, необходимом для реализации полного цикла проектирования, бесплатно доступен на www.altera.com или на www.altera.ru, причем пользователь официально регистрируется и получает авторизованный код доступа.
Система функционально- логического проектирования MAX+PLUS II
Название системы MAX+PLUS II является аббревиатурой от Multiple Array MatriX Programmable Logic User System. Система MAX+PLUS II имеет средства удобного ввода проекта, компиляции и отладки, а также непосредственного программирования устройств ПЛ.
ПО системы MAX+PLUS II содержит 11 приложений и главную управляющую программу.
Различные приложения, обеспечивающие создание проекта, могут быть активизированы мгновенно, что позволяет пользователю переключаться между ними щелчком мыши или с помощью команд меню.
В это же время может работать одно из фоновых приложений, например, компилятор, симулятор, анализатор синхронизации и программатор.
Одни и те же команды разных приложений работают одинаково, что облегчает задачу разработки логического дизайна.
кнопки быстрого вызова приложений
приложения
Главное окно системы MAX+PLUS II
Описание приложений
Приложение |
|
Выполняемая функция |
|
|
|
|
|
Hierarchy |
|
Обзор иерархии - отображает текущую |
|
|
|
||
|
иерархическую структуру файлов в виде дерева |
|
|
Display |
|
|
|
|
с ветвями, представляющими собой подпроекты |
|
|
|
|
|
|
|
|
|
|
Graphic |
|
Графический редактор - позволяет |
|
|
|
||
|
разрабатывать схемный логический проект в |
|
|
Editor |
|
|
|
|
формате реального отображения на экране |
|
|
|
|
|
|
|
|
|
|
Symbol Editor |
|
Символьный редактор - позволяет редактировать |
|
|
|
||
|
|
существующие символы и создавать новые |
|
|
|
|
|
|
|
Текстовый редактор - позволяет создавать и |
|
|
|
|
|
Text Editor |
|
редактировать текстовые файлы логического |
|
|
дизайна, написанные на языках AHDL, VHDL, |
|
|
|
|
|
|
|
|
Verilog HDL |
|
Waveform
Editor
Floorplan
Editor
Compiler
Simulator
Сигнальный редактор - выполняет двойную функцию: инструмент для разработки дизайна и инструмент для ввода тестовых векторов и наблюдения результатов тестирования
Поуровневый планировщик - позволяет графическими средствами делать назначения контактам устройства и ресурсов логических элементов Компилятор - обрабатывает графические проекты
Симулятор - позволяет тестировать логические операции и внутреннюю синхронизацию проектируемой логической цепи