Архитектура простейшего

функционального преобразователя

ПЗУ-универсальный логический преобразователь

Структура программируемой логической матрицы (ПЛМ-PLA)

Структура БИС программируемой матричной логики (ПМЛ –PAL)

Структура простейшего функционального преобразователя СБИС ПЛУ (PLD)

Структура простейшего функционального преобразователя с архитектурой look-up-table

Архитектура простейшего функционального

преобразователя Simple Logic Cell

Oснован на использовании комбинационных схем, обеспечивающих реализацию того или иного, минимального или неминимального базиса.

Организация внутренней структуры и

структуры матрицы соединений

Одноуровневые СБИС содержат простейшие функциональные преобразователи, организованные в виде матрицы или линейки, и единую для всей СБИС матрицу соединений функциональных преобразователей, разделенную узлами коммутации.

Одноуровневые СБИС ПЛ, имеющие сегментированную матрицу соединений, в англоязычной литературе обычно называют Field

Programmable Gate Arrays (FPGA).

В многоуровневых, в частности двухуровневых, СБИС ПЛ число функциональных преобразователей в логических блоках обычно невелико и расположены они компактно, поэтому локальные матрицы соединений являются непрерывными.