ВМСиС_1 / ВМСиС / лабораторные / lab13_2012

9. Оформите результаты лабораторной работы.

Порядок проведения работы на макете

1. Подготовка к выполнению лабораторной работы.

Разработка VHDL моделей элементов арбитра и их верификация должны быть проведены в среде GHDL(host PC) в процессе подготовки к выполнению лабораторной работы

Выполнение лабораторной работы проводится в аудитории под контролем преподавателя.

Перед выполнением лабораторной работы необходимо проверить наличие защитного заземления, исправность схем аварийного отключения питания.

2. Порядок выполнения лабораторной работы:

-в соответствии с разработанной принципиальной электрической схемой, выполнить необходимые коммутации на макетной плате FLEX8000 (target);

-подсоединить к контрольным точкам щупы осциллографа;

-включить питание (подсоединить FLEX8000 к удлинителю

USB);

-при правильном соединении загорается светодиод HL1;

-при возникновении проблем с соединением необходимо обратиться к преподавателю;

-сконфигурировать ПЛИС FLEX8000 (Host PC + target);

-наблюдать временные диаграммы в контрольных точках, обеспечивая синхронизацию органами управления осциллографа;

-при несоответствии наблюдаемых осциллограмм заданию, необходимо повторить синтез VHDL моделей схем с учетом отмеченных недостатков; затем необходимо провести верификацию VHDL модели. Внесенные изменения необходимо согласовать с преподавателем и повторить валидацию VHDL модели (Host PC);

-скопировать временные диаграммы с экрана осциллографа.

Содержание отчета

Отчет к лабораторной работе должен содержать:

1.Задание на разработку арбитра шины для заданного количества микропроцессоров.

2.Поведенческую модель арбитража в системе с несколькими микропроцессорами

3.Математическую модель арбитра шины.

4.Структурную схему VHDL модели цифровой системы

5.Граф переходов устройства. Программную модель цифровой системы.

6.Временной анализ верификации VHDL модели в среде GHDL.

7.Принципиальную электрическую схему валидации VHDL модели на макете FLEX8000.

8.Временной анализ валидации VHDL модели цифровой системы.

9.Оценку коэффициентов управляемости и коэффициентов наблюдаемости схемы

10.Оценку длины критического пути

11.Рекомендации по совершенствованию системы тестирования

12.Выводы по лабораторной работе.

Контрольные вопросы

1.Опишите назначение арбитра шины

2.Опишите организацию арбитра шины

3.Опишите основные сигналы арбитра

4.Опишите принцип работы арбитра шины

5.Опишите одношинный режим работы арбитра

6.Опишите схему с последовательным опросом при обслуживании приоритетов

7.Опишите схему с параллельным обслуживанием приоритетов.

Литература

1.Брей Б. Микропроцессоры Intel: Архитектура, программирование и интерфейсы.- Пер. с англ.- СПб: БХВ - Петербург, 2005 .- 1328 с.